米Cadence Design Systems社は、ビジョン処理やAI推論処理に向けたDSP（Digital Signal Processing)コアの新製品「Cadence Tensilica Vision Q6 DSP」（以下、Vision Q6）を発表した（日本語ニュースリリース）。DSPコアはDSP演算を行う回路（の設計データ）で、ビジョン処理やAI推論処理向けのIC設計時に利用される。
同社のこれまで最新だったDSPコア「Cadence Tensilica Vision P6 DSP」（注：一瞬同じように見えるが、既存製品はVisionの後がP6、新製品はQ6）に比べて（関連記事1）、新製品のVision Q6は演算性能が1.5倍、電力効率が1.25倍になった。16nm FinFETプロセスでVision Q6を実装した場合、ピーク動作周波数は1.5GHzである。Cadenceによれば、Vision Q6はVision P6と同様に単体でビジョン処理もAI推論処理も可能だが、規模が大きなCNN（Convolutional Neural Network）を扱う場合は、「Tensilica Vision C5 DSP」（関連記事2）と組わ合わせることが望ましいという。Vision C5は1024並列の処理が可能だがチップ面積が大きくなる。なお、Vision Q6（やVision P6）は256並列処理が可能である。
既存のVision P6と新しいVision Q6は名称は似ているが、プロセッサーのアーキテクチャーは変わった。Vision P6は第4世代でVision Q6は第5世代である。第5世代になって、例えばパイプラインの段数が、第4世代の10段から第5世代では13段になった。ベクトル演算用とスカラー演算用のロードストアー回路が別々になり、全体のスループットが向上した。第4世代ではベクトル演算用とスカラー演算用は1つのロードストアー回路を使っていた。また、第5世代のベクトル演算用ロードストアー回路は、512ビット幅のメモリーチャネルを備えるようになった。同チャネルは2本あり、両方で1024ビット幅を確保した。
