PR

 米Xilinx(ザイリンクス)は、次世代FPGA「ACAP(エーキャップ)」(開発コード名はEverest)のアーキテクチャーについて発表した。同社CEOのVictor Peng氏や開発メンバーのJuanjo Noguera氏がそれぞれ、プロセッサーに関する国際会議「Hot Chips 30」(2018年8月19~21日、米国パロアルト)で講演し、明らかにした。

 Peng氏は基調講演として同社の戦略やACAPの概要を、Noguera氏はアーキテクチャーの詳細などを語った。ACAPシリーズを2018年中に設計完了(テープアウト)し、2019年にTSMCの7nmプロセスで量産することはアナウンスしていたが(日本語ニュースリリース)、チップアーキテクチャーについて話すのは、「今回が初めて」(Noguera氏)である。

 ACAPは、16nm以前のプロセスで作る従来製品に比べて大幅に性能を高めたという。例えば、CPUコア混載FPGA「Zynq」の16nmプロセス世代品(製品名では「UltraScale+」世代品)に比べて、機械学習の推論処理の性能は約20倍に、5G通信用の処理性能は約4倍に向上させつつ、消費電力を約40%削減できるとした(図1)。

図1 16nmプロセス世代の「UltraScale+」との比較
図1 16nmプロセス世代の「UltraScale+」との比較
(図:Hot Chips 30におけるXilinxの講演資料)

 ACAPは、LUT(Look Up Table)ベースのFPGAファブリック(プログラマブルロジック)の他、英ArmのCPUコアなどの汎用プロセッサーコア、新たに開発したベクトル・プロセッサー・アレー「SW Programable Engine」(以下、SW PE)を集積した、ICである。このため、「Zynqのように、FPGAというよりもプロフラマブルなSoC(System on a Chip)と呼ぶべきIC」(CEOのPeng氏)とした(図2)。Zynqは、28nmプロセス世代から登場した製品シリーズである(関連記事

 Peng氏は、28nm世代の新製品の開発を主導した人物で、「Zynqをヒットさせた立役者。それだけに、Zynqの路線を継承した新製品を出したのだろう」と、ある半導体技術者はみる(関連記事)。

図2 講演するPeng氏
図2 講演するPeng氏
(撮影:日経 xTECH)
[画像のクリックで拡大表示]