全866文字
PR

 韓国サムスン電子(Samsung Electronics)は、シリコン貫通ビア(TSV、Through Silicon Via)を使い12層のDRAMを積層する半導体実装技術(12段3D-TSV技術)を開発したと、2019年10月7日に発表した(英文プレスリリース韓国語プレスリリース)。現在主力とするTSVを使った8層積層品と同じ、厚み720μmで実現できるとする。厚さ50μm以下に加工したDRAMチップ12層を積層して垂直方向に接続しており、現在の半導体実装技術として最高難度に当たるとする。

同じ厚さで3倍の容量を実現
同じ厚さで3倍の容量を実現
8段と12段の構造を比較する図(図:Samsung Electronics)
[画像のクリックで拡大表示]

 今回の技術により、積層層数を8層から12層に増やし、さらに各DRAMチップを8Gビット品から16Gビット品にすることで、24GバイトのHBM(High Bandwidth Memory)製品の量産が実現できるとする。これは現在の主力品とする8Gバイト品(8Gb×8層)に比べて3倍の容量に当たる。