全2294文字
PR

 ソニーセミコンダクタソリューションズ、ドイツのNaMLab、同Fraunhofer IPMSは2020年6月、半導体技術の国際会議VLSIシンポジウムで、第2世代ともいえる強誘電体メモリー(FeRAM)の64kビットアレーをCMOS半導体の配線工程の一環として試作し、データの書き換え時間が14n秒と高速であるなど、SRAMのいわゆる「ラストレベルキャッシュ(LLC)」代替技術に成り得ることが分かったと発表した(図1)。不揮発性メモリーの中で、LLC代替候補はこれまではMRAM(Magnetoresistive RAM)だけだったが、FeRAMも名乗りを上げた格好だ。ただし、この発表でソニーが製品化方針などを明らかにしたわけではない。

図1 試作したFeRAM 64kビットセル4個を実装したチップ
図1 試作したFeRAM 64kビットセル4個を実装したチップ
微細化に向けた性能評価のため、それぞれキャパシターの面積を、0.4μ, 0.6μ,0.8μ and 1.0 μm2と変えてある。(写真:IEEE)