米Intel（インテル）のCEOのRobert Swan氏は、2020年第2四半期決算オンライン発表会のプレゼンテーションにおいて、7nmプロセス（台湾TSMCの5nmプロセス「N5」に相当と、Intelが主張）の開発遅れを明らかにした（プレゼン骨子の文書）。同時に、必ずしも自前のプロセスにはこだわらない方針も示した。Intelが先端プロセスの開発から手を引くと、半導体の設計から製造、販売まですべてを手掛けるIDM（Integrated Device Manufacturer）というビジネスモデル（事業形態）は、ロジックICでは終焉を迎えることになるだろう。
Swan氏によれば、Intelの7nmプロセスは以前発表のスケジュールよりも6カ月遅れている。歩留まりが低いことがその原因で、現時点の歩留まりは当初の社内ターゲットよりも12カ月遅れだという。ただし、歩留まりが上がらない原因はすでに特定されており、致命的な障害はないとする。7nmプロセスで製造した最初のPC向けMPU（Coreプロセッサー）が出荷されるのは、2022年の遅い時期か2023年の早い時期の予定。また、サーバー向けMPU（Xeonプロセッサー）では、7nm品の最初の出荷は2023年の上期の予定だとした。
Intelは、プロセス微細化の遅れが新製品の市場投入へもたらす影響を小さくするために、次のような手を打つ。1つは自社プロセスの開発は進めるものの、他社（ファウンドリー）プロセスの利用も行う。また、モノリシック（大きな1チップ化）にはこだわらず、複数の小さなダイ（チップレット）を同社の2.5次元や3次元実装技術を使って1つのパッケージに収めた製品を開発する。
同社が7nmプロセス適用第1号になると宣言してきたGPUチップ「Ponte Vecchio（開発コード名）」（関連記事：米インテル、米エヌビディア対抗のディスクリートGPUは7nmで製造）は、これら2つの手を打った製品になるようだ。このGPUは複数のチップレットで構成し、Intelの3次元実装技術「Foveros」と2.5次元実装技術の「EMIB」を使ってパッケージングする。今回のSwan氏の説明によれば、実装技術はIntel独自のものを使うが、複数のチップレットは、Intelプロセスで製造したものと外部のプロセスで製造したものが混在するという。メインのGPUアレーのダイが他社の7nmまたは5nmプロセスで製造される、という事態もありうるわけだ。
