先端プロセスで造るマイクロプロセッサー（MPU）やFPGA（Field Programmable Gate Array）、GPU（Graphics Processing Unit）、通信用SoC（System on a Chip）といったロジックICの開発で、チップレットと呼ばれる小さいICチップ（ダイ）を活用する事例が増えている。全回路を1つのチップに集積する（1チップ化する）代わりに、複数のチップレットを組み合わせて全回路を構成する。小さなチップレットは大きな1チップに比べて格段に歩留まりが高く、コスト削減が見込めたり、回路ごとに最適なプロセスで製造できる、などのメリットがある。
複数のダイを1パッケージに収めた半導体製品は、MCM（Multichip）モジュールやSiP（System in Package）と呼ばれ、かなり以前から存在する。例えば、アナログのダイとデジタルのダイ、メモリーのダイを収めたSiPなどである。異種プロセスで造る複数のダイを１つのパッケージに収めているわけだ。半導体製造技術（ウエハー処理技術）の微細化に比べて注目率が低いものの、パッケージングの技術も着実に進化しており、最近では"隠れSiP"や"隠れMCM"が増えている。すなわち、カタログやデータシートではわざわざマルチダイとは明言していないものの、実は複数のダイを1パッケージに収めた製品である。
チップレットという言葉を積極的に使い、製品をアピールしているのが米AMD（Advanced Micro Devices）である。2018年11月のプライベートイベントでは、開発コードがRomeのデータセンター向けMPU（製品名は「第2世代EPYCプロセッサー」）をCEOのLisa Su氏がステージ上で高く掲げた*1。このMPUは台湾TSMCの7nmプロセス「N7」で製造する、複数のプロセッサー・チップレットなどからなる。2019年8月には第2世代EPYCプロセッサーを搭載したサーバーが、米Dell EMCや中国Lenovoなどから登場した*2。
AMDが7nmのサーバー向けMPUをIntelに先んじて市場投入できたことに、チップレットの利用が貢献したと言える。IntelはN7相当のプロセス（Intelの10nmプロセス）で造るサーバー向けMPU「Xeon Scalable Processor（開発コード名：Ice Lake）」を市場投入するのは、20年末の予定である。プロセス微細化で後れを取ったInteのCEOであるBob Swan氏は、つい先日（7月23日）の20年第2四半期決算発表会で、他社のプロセスや、チップレットの活用を明言せざるを得なくなった*3。
