全2092文字
PR

 米Intel(インテル)は、HPC(High Performance Computing)の国際オンラインイベント「ISC High Performance 2021 Digital」(2021年6月24日~7月2日)において、HPC関連の次期製品の開発進行状況を発表した ニュースリリース 。XeアーキテクチャーのハイエンドGPU(Xe-HPCマイクロアーキテクチャーで、開発コード名はPonte Vecchio)や、サーバー向けMPU「Xeon Scalable Processor(SP)」の次期製品(開発コード名はSapphire Rapids)などが紹介された。

登壇したTrish Damkroger氏
登壇したTrish Damkroger氏
(出所:Intelの基調講演ビデオからキャプチャー)
[画像のクリックで拡大表示]

 今回、同社は、2つの基調講演を行った。Trish Damkroger氏(Vice President and General Manager, High Performance Computing)の「Accelerating the Possibilities with HPC」と、Jeff Watters氏(Director, HPC Portfolio and Strategic Engagements)の「Building HPC Systems with Intel for Today and Tomorrow」である。両者の講演内容はほぼ同じで、ポイントは以下の通り。

HPC(High Performance Computing)向けの主要製品(開発中を含む)
HPC(High Performance Computing)向けの主要製品(開発中を含む)
(出所:Intel)

 まず、次期ハイエンドGPUのPonte Vecchio*1。Ponte Vecchioは、同社の2.5次元実装技術「Embedded Multi-Die Interconnect Bridge:EMIB」と3次元実装技術「Foveros」を使って、47個のダイ(タイル)を1パッケージに収める。トランジスタ総数は1000億個を超える(HBM(High Bandwidth Memory)は含まず)。今回、Ponte Vecchioが単体だけでなく、PCI Expressカードに搭載したり、OAM(OCP Accelerator Module)に収めたり、さらに、OAMを4つまとめたり、8つまとめたりと様々な形態で提供されることが発表された。

*1 関連記事 「Intelが本気の10nmモバイルMPU、技術ポイントを見る」の4ページ目
次期ハイエンドGPU(開発コード名:Ponte Vecchio)の概要
次期ハイエンドGPU(開発コード名:Ponte Vecchio)の概要
(出所:Intel)
[画像のクリックで拡大表示]
次期ハイエンドGPU(開発コード名:Ponte Vecchio)は様々な形態で提供
次期ハイエンドGPU(開発コード名:Ponte Vecchio)は様々な形態で提供
(出所:Intel)
[画像のクリックで拡大表示]

 Ponte Vecchioは起動可能なことを確認済みで、現在、システム検証の段階にあるという。また、Ponte Vecchioは、パートナーや顧客にサンプル出荷されており、22年の早い時期に正式出荷の予定である。また、このほかのXeアーキテクチャーGPUの開発も進んでおり、Xe-HPマイクロアーキテクチャーのGPUは、同社のクラウド上の開発環境「DevCloud」で利用可能に。Xe-HPGマイクロアーキテクチャーのGPUはサンプル出荷可能とのことだった。

次期ハイエンドGPU(開発コード名:Ponte Vecchio)の紹介ビデオ
(出所:Intel)
2.5次元実装技術「Embedded Multi-Die Interconnect Bridge:EMIB」と3次元実装技術「Foveros」を組み合わせた「Co-EMIB」の紹介ビデオ
(出所:Intel)