全1686文字
PR

2つのパッケージを縦積み

 アプリケーションプロセッサーICは、PMICと一緒にSiP(System in Package)として1パッケージに収められる。SiPの実装技術は、FO-PLP(Fan Out-Panel Level Package)である。FO-PLPはファンアウト型パッケージングの1つで、Siウエハーのような円形基板を使うFO-WLP(Fan Out-Wafer Level Package)とは異なり、大型の四角形パネル上にダイを置いてパッケージする*3

*3 関連記事 Apple採用で業界騒然、FOWLP本格量産へ
FO-WLP(左)とFO-PLP(右)を比較
FO-WLP(左)とFO-PLP(右)を比較
ウエハーの形状で処理するFO-WLPに対して、一括処理できる数が多く効率も高いとして注目を集めるのがパネルの形状で処理するFO-PLPである。FO-WLPとFO-PLPの基本的な構造はほぼ同じだが、再配線層の作製技術が異なる。微細配線が必要とされるアプリケーションプロセッサーなどではFO-WLPが向く。一方、FO-PLPは微細配線が不要な高周波用途や、微細配線では特性が出せないパワーデバイス用途に向くとされる。(出所:日経エレクトロニクス2016年3月号、PLPの写真はジェイデバイス)
[画像のクリックで拡大表示]

 FO-PLPはFO-WLPよりも大量生産に向くといわれてるが、実用化ではFO-WLPの方が先行している。Samsungはディスプレー製造において大型ガラス基板の扱いに慣れており、FO-PLPで他の半導体メーカーより優位な状況にある。同社はすでにFO-PLPをスマートフォン向けSoCに適用したとの情報がネット上にあるが、ニュースリリースでFO-PLP利用の製品を明らかにしたのは今回が最初と思われる。

 Exynos W920は、FO-PLPのSiPの上に、いわゆるePoP(embedded Package on Package)の形でメモリーのパッケージを載せている。メモリーパッケージには、12GビットLPDDR4型DRAMと16GバイトのeMMCの両方を収める。

Exynos W920はSiP-ePoP構造(右)
Exynos W920はSiP-ePoP構造(右)
上下に重ねた2つのパッケージからなる。下側がFO-PLPでパッケージングしたSiPで、アプリケーションプロセッサーIC(図中のAP)とPMICを収める。上側がLPDDR4型DRAMとeMMCを収めたパッケージである。(出所:Samsung Electronics)
[画像のクリックで拡大表示]