全7846文字
PR

 米Intel(インテル)は、同社のプロセッサーアーキテクチャーの新技術を披露するイベント「Intel Architecture Day 2021」を8月19日(米国時間)にオンラインで開催した 公式ブログ 。次期MPU(Micro Processing Unit)/GPU(Graphical Processing Unit)/IPU(Infrastructure Processing Unit)のアーキテクチャーの特徴が説明された。例えば、PC向け次期MPUは、高性能重視型と低消費電力重視型の2種類のCPU(Central Processing Unit)コアを組み合わせ、性能と消費電力の最適なバランスを採る。これはスマートフォン向けSoC(System on a Chip)で採られている手法である。スマートフォン向けCPUコアの覇者である英Arm(アーム)はこの手法を「big.LITTLE」と呼んでいる。

IntelのRaja Koduri氏(Senior vice president, General manager, Accelerated Computing Systems and Graphics Group)
IntelのRaja Koduri氏(Senior vice president, General manager, Accelerated Computing Systems and Graphics Group)
(出所:Architecture Day 2021のビデオからキャプチャー)
[画像のクリックで拡大表示]

 Architecture Dayは今回で3回目。今回もRaja Koduri氏(Senior vice president, General manager, Accelerated Computing Systems and Graphics Group)が最初に登壇し、その後進行役を務めた。18年12月に開催の1回目では、少し先を見据えた技術方針が発表された*1。20年8月開催の2回目では、ノートPC向けMPU「Tiger Lake(開発コード名)」と、新しいGPUアーキテクチャー「Xe」などの発表が中心だった*2。今回は、これまでのArchitecture Day で紹介した技術をベースにした製品の市場投入が近づき、方針や目標よりも具体的な仕様を明らかにする発表が目立った。

関連記事 *1 米インテル、次世代の3Dパッケージ技術とMPUマイクロアーキテクチャーを発表 *2 Intelの次世代Xeon SP、FPGA、3Dパッケージング、SoC開発手法

 前回のArchitecture Dayと同様に、今回のオンラインプレゼンテーションは2時間を超え、使われたプレゼンテーションスライドは200枚に迫る。長大なプレゼンテーションの目玉は、以下の4つ。(1)2つの新しいx86アーキテクチャーCPUコア、(2)その新しいCPUコアを集積するPC向け次期MPU「Alder Lake」(開発コード名)とサーバー向け次期MPU「Sapphire Rapids」(開発コード名)、(3)開発中のIPU製品3つ(ボード2つ、IC1つ)、(4)Xeアーキテクチャーのゲーム機向け単体GPU ICとHPC向け単体GPU ICの仕様および、それぞれのマイクロアーキテクチャー。以下では、(1)~(4)のポイントを紹介する。

Architecture Day 2021で発表した各種技術
Architecture Day 2021で発表した各種技術
(出所:Intel)
[画像のクリックで拡大表示]

 まず、(1)新しい2つのCPUコアについて。これまでのIntelのMPUは、集積するCPUコア数は製品グレードによって変わるものの、基本的にCPUコアの種類は1つだった(例外は、20年6月に出荷を始めた「Intel Core processors with Intel Hybrid Technology(開発コード名:Lakefield)」*3)。今回、同社は、「Efficient-core」(以前の開発コード名:Grace Mont)と呼ぶ低消費電力重視型CPUコアと、高性能重視型CPUコア「Performance-core」(以前の開発コード名:Golden Cove)を発表した。PC向けMPU(クライアント向けの「Core」)は2種類のコアを組み合わせて、性能と消費電力のバランスを最適化する。サーバー向けMPU(データセンター向けの「Xeon」)はPerformance-coreに複数種類のアクセラレーターを加えて、性能を高める。

関連記事 *3 米インテル、"3次元Coreプロセッサー"の「Lakefield」を出荷開始
高性能重視型CPUコア(Cove系)と低消費電力重視型CPUコア(Mont系)を組み合わせて、ハイブリッド型のCPUを構成
高性能重視型CPUコア(Cove系)と低消費電力重視型CPUコア(Mont系)を組み合わせて、ハイブリッド型のCPUを構成
(出所:Intel)
[画像のクリックで拡大表示]

 Efficient-coreは、Skylake世代のCPUコア(「14nmプロセス」で造る第6世代Coreプロセッサーなどに集積)*4と比べて、同等の消費電力で40%高いシングルスレッド性能、もしくは消費電力を40%抑えながら同等のシングルスレッド性能を引き出すことができるという。一方、Performance-coreは動作周波数が同等の「第11世代 Core Sシリーズ デスクトップ・プロセッサー」(14nmプロセスで製造)*5の「Cypress Cove コア」と比較し、広範なワークロードにおいて幾何平均で約19%の性能向上を示しているとする。Performance-coreは新開発のアクセラレーターとして「Advanced Matrix Extensions:AMX」と呼ぶ行列演算回路を内蔵している。既存の行列演算回路に比べて、1サイクル当たりの行列乗算回数を8倍に増やせるという。

関連記事 *4 インテルが第6世代Core「Skylake」の第1弾、Core i7-6700Kを発表 *5 まさかの14nm回帰、Intelのデスクトップ向け第11世代Core
「Efficient-core」(以前の開発コード名:Grace Mont)の概要
「Efficient-core」(以前の開発コード名:Grace Mont)の概要
(出所:Intel)
[画像のクリックで拡大表示]
「Performance-core」(以前の開発コード名:Golden Cove)の概要
「Performance-core」(以前の開発コード名:Golden Cove)の概要
(出所:Intel)
[画像のクリックで拡大表示]
Performance-coreが内蔵する新開発の行列演算回路「Advanced Matrix Extensions:AMX」
Performance-coreが内蔵する新開発の行列演算回路「Advanced Matrix Extensions:AMX」
1サイクル当たりの乗算回数が以前の8倍に。(出所:Intel)
[画像のクリックで拡大表示]

 今回Intelは2種類のCPUコアを混在させたPC向けMPUに向けて、コアへのタスク割り付けを最適化するための技術「Intel Thread Director」を開発した。日本法人のインテルによれば、この技術は、MPUがコアへのタスク割り付けを直接行うためのものではない。タスクの割り付けはOSが行う。OSに対してMPUの状態を詳細に報告する機能がIntel Thread Directorであり、これによってOSのタスク割り付けが最適化しやすくなる。現在、「Windows 11」がIntel Thread Directorからの情報を活用できるように、Intelと米Microsoft(マイクロソフト)が作業を共同で進めているとのことである。

コアへのタスク割り付けを最適化するために、「Intel Thread Director」と呼ぶ技術で、MPUの詳細な情報をOSへ伝える
コアへのタスク割り付けを最適化するために、「Intel Thread Director」と呼ぶ技術で、MPUの詳細な情報をOSへ伝える
(出所:Intel)
[画像のクリックで拡大表示]