韓国Samsung Electronics（サムスン電子）が、次世代トランジスタのGAA（Gate All Around）ベースの3nm世代プロセスを使ったロジックICの量産を2022年上期から始める。21年10月7日にオンライン開催したSamsung Foundry Forum 2021で宣言した ニュースリリース 。台湾TSMC（台湾積体電路製造）や米Intel（インテル）に先んずる。Samsungによれば、FinFETベースの5nm世代プロセスに比べて、チップ面積を35％削減、性能を30％向上、消費電力を50％低減できるという。
現在、ロジックIC向け量産プロセスの微細化に取り組んでいる企業は世界に3社しかない。Samsung、TSMC、Intelである。Samsungは3社の中でEUV（超短波長光）露光の採用でも先陣を切った。7nm世代プロセスで最初からEUV露光を採用したのは、同社だけである*1。TSMCも7nm世代プロセスの「N7＋」や「N6」でEUV露光を利用するようになったが、本格的な適用は5nm世代プロセス「N5」からだった*2。SamsungとTSMCがEUV露光での量産を現在行っているのに対して、Intelは周回遅れの状態にある。Intel初のEUVプロセス「Intel 4」の製造は22年下期に開始し、製品出荷が始まるのは23年になる予定である*3。
関連記事 *1 EUVなしの7nmはやらない、Samsungファウンドリー部門 *2 TSMC、5nm FinFETのウエハーを披露 *3 『Intel CEOが先端プロセスで決意 24年に追い付き、25年に抜く』の2ページ目
ロジックICの量産プロセスは、Samsungが14nm世代、TSMCは16nm世代、Intelは22nm世代で平面トランジスタベースからFinFETベースに移行した（すなわち、IntelはFinFETでは先陣を切っていた）。平面トランジスタは教科書にも載っているベーシックな構造で、ゲートは基板に対して平行の1面だけである。FinFETではゲートが3面に形成される（チャネルがフィンのように見えるのでFinFETと呼ばれる）。平面トランジスタに比べてFinFETはリーク電流が減らせるため、トランジスタの駆動能力が上がる。GAAトランジスタはゲートを4方向（全周）に増やしたもので、FinFETよりもさらに駆動能力が高い。
GAAトランジスタにはFinFETに比べてチップ面積を減らせるというメリットもある。FinFETの駆動能力を上げるにはフィンを基板に対して水平方向に並べるため、チップ面積が増える。一方、GAAトランジスタではフィンを垂直方向に積めるため、駆動能力を高くしてもチップ面積が増えない。ただし、垂直方向に構造を造ることは水平方向に造る場合に比べてプロセスの難度は高まる。この難度のためだろうか、一番乗りのSamsungもGAAトランジスタの量産時期は過去の宣言に比べると遅れている。例えば、18年9月の「Samsung Foundry Forum（SFF） 2018-Japan」では20年にGAAの3nm世代プロセスでの生産を始めるとしていた*4。 関連記事 *4 『サムスンのEUV専用工場、2019年に完成し2020年から量産』の2ページ目
