全2619文字
PR

 集積回路を作り込んだ半導体チップを樹脂で固めて、接続端子を加えた半導体パッケージ。多くの人が「半導体」と聞いて思い浮かべるのがこうした姿だろう。この半導体パッケージに、CPUやGPU、メモリー、I/O(入出力インターフェース)制御といったサーバーやパソコンの主要機能を丸ごと集約する動きが加速している。行きつく先には、1つの半導体パッケージとコネクター端子などで構成されるシンプルなサーバーやパソコンがある。

 こうした機能集約を実現する鍵が、「チップレット」や「タイル」と呼ばれる小さな半導体チップ(ダイ)をパッケージ内に複数搭載し、それらを接続する実装技術である。複数のチップレットを1つのパッケージに収める形態は「SoP(System on a Package)」と呼ばれ、先端ロジックICで採用が広がっている。先端ロジックICではこれまで、さまざまな回路を1つのダイに集積するSoC(System on a Chip)が主流だった。ところが、プロセスノードが進むにつれてコストが上昇し、最先端プロセスを適用するSoCはコスト面で課題に直面している。その解決手段としてSoPが普及しつつある。

 2022年3月、こうした半導体業界のトレンドを加速させる大きな動きが顕在化した。半導体業界とそのユーザーであるクラウド事業者が手を組み、チップレット間を接続する標準規格を策定したのだ。それが、チップレット同士を接続するインターフェース規格「Universal Chiplet Interconnect Express(UCIe)」である。

SoPの概要とUCIeの適用箇所
SoPの概要とUCIeの適用箇所
(出所:UCIeの説明資料)
[画像のクリックで拡大表示]