全3538文字
PR

 半導体回路技術のオリンピックとも呼ばれる国際学会「2023 International Solid-State Circuits Conference(ISSCC 2023)」(米国サンフランシスコ、2023年2月19日~23日)で、NANDフラッシュメモリーの技術が大きく前進する。ISSCCの極東委員会が2022年11月17日に東京で開催した事前会見で明らかにした。

 具体的には、米Intel(インテル)が、1チップの容量が1.67Tビット、記録面密度が23.3Gビット/mm2という技術を発表する(図1)。

(a)不揮発性メモリーの容量の推移
(a)不揮発性メモリーの容量の推移
[画像のクリックで拡大表示]
(b)NANDフラッシュメモリーの記録面密度の推移
(b)NANDフラッシュメモリーの記録面密度の推移
[画像のクリックで拡大表示]
図1 容量と記録面密度でIntelが2冠
ISSCCが示した、ISSCC 2023のメモリー関連の技術トレンド。NANDフラッシュメモリーの1チップの容量は1.67Tビットに達した(a)。一方、記録面密度は23.3Gビット/mm2(2.91Gバイト/mm2)と前年の15.0Gビット/mm2を大幅に上回った(b)。両方ともIntelの成果で、“2冠”を達成した格好だ。記録密度の2位はSK hynixの20Gビット/mm2以上だった(出所:ISSCC)

 1年前のISSCC 2022では容量1.33Tビット、記録面密度15.0Gビット/mm2という値がそれぞれ最高値だった注1)。後者は米Western Digital(WD)とキオクシアの発表である。今回、この2つの記録をIntel1社で大幅に更新した。

注1)今回の発表までの記録面密度の世界最高値は、2022年8月に中国Yangtze Memory Technologies(長江存儲科技、YMTC)が発表した15.2Gビット/mm2のNANDフラッシュメモリーだった。

 Intelの技術の最大のポイントは多値度の高さだ。メモリーセル1つで5ビットを記録するPLC(Penta-Level Cell)を、ISSCCで発表されたNANDフラッシュメモリーとしては初めて実装した。PLCはNANDフラッシュメモリーのメーカー各社が研究している技術で、キオクシアのように7ビット/セルの技術を別の学会で発表した例もある。ただ、7ビット/セルは液体窒素でセルを77K(セ氏-196度)まで冷やす必要があり、かなりの特殊用途向けだ。

 多値度を高めると一般にはデータ保持時間が短くなる。どこまで実用的な技術かどうか、詳細は実際の発表を待つ必要があるが、IntelがISSCCで発表するというのはかなりの自信の現れだろう。

1年で220層から300層へ

 一方、記録面密度で今回2位の20Gビット/mm2以上だった韓国SK hynixは、300層以上の高層化を実現する技術について発表する。1チップの容量は1Tビット。多値度は、1セルに3ビットを記録するTLC(Triple-Level Cell)である。

 記録面密度もISSCC 2022の最高値より高いが、最大の注目点はセルを300層以上積層した超がつく高層化だ。ISSCC 2022での最高は220層。2022年8月のメモリー技術の学会「Flash Memory Summit(FMS)」で、米Micron Technologyと中国Yangtze Memory Technologies(長江存儲科技、YMTC)がそれぞれ232層、さらにSK hynix自身が238層の技術を発表したが、ISSCC 2023ではそれらをはるかに上回る層数になった。