全968文字
PR

 台湾TSMC(台湾積体電路製造)が、半導体製造関連で世界最大級の国際会議「International Electron Devices Meeting(IEDM) 2022」において、3nm世代のCMOSロジックLSI向け製造技術を発表した。5G(第5世代移動通信システム)スマートフォンやHPC(High Performance Computing)などの用途に向ける。具体的な時期は明らかにしなかったが、業界で最も早く生産を開始するとした。なお、TSMCは、3nm世代製造技術「N3」での生産を2022年後半に量産を開始する予定であることを2022年6月に発表している。N3で製造されたプロセッサーは、2023年に米Apple(アップル)が発売する次期iPhoneに搭載される可能性が高い。

 試作したテストチップには、35億個以上のトランジスタから成るロジック回路と完全動作する256MビットSRAMマクロを搭載した(図1)。SRAMのメモリーセル面積は0.0199μm2と、これまでで最小を達成したとする。SRAMマクロは0.5Vの電圧でも完全動作することを確認した(図2)。

図1 テストチップのCPUとGPUのshmooプロット
図1 テストチップのCPUとGPUのshmooプロット
(画像:TSMCの発表資料)
[画像のクリックで拡大表示]

 同社が発表した3nm世代プロセスでは、前世代に当たる5nm世代プロセスに比べて、ロジック回路の密度を1.6倍に高めるとともに、18%のスピード向上、34%の電力削減を実現できるとした。3nm世代で採用するトランジスタはFin FET、配線は15層(図3)、シングルパターンのEUV(極端紫外線)露光装置を採用する。

図2 256MビットSRAMは0.5Vで動作
図2 256MビットSRAMは0.5Vで動作
(画像:TSMCの発表資料)
[画像のクリックで拡大表示]
図3 15層配線のTEM写真
図3 15層配線のTEM写真
(画像:TSMCの発表資料)
[画像のクリックで拡大表示]