全3810文字
PR

 今回は3次元パワーSoC(Supply on Chip)を紹介する。高周波動作が可能なGaN(窒化ガリウム)パワーデバイスを用いることで、電源となるPOL(Point of Load)の高効率化を可能とする。加えて、ワイヤーボンディング数が減らせることから高信頼化も期待できる。

 筆者らが提案した3次元パワーSoCは、高効率なGaNパワーデバイス、負荷のSi(シリコン)LSI、電源の制御回路、GaN用ゲートドライバー、受動部品を3次元に集積する(図11)。寄生インピーダンスを極限まで低減できるため、高効率化が可能となる。3次元構造にすることで、Siデバイス、GaNパワーデバイス、インダクター、キャパシターといった材料やプロセスが異なるデバイスでも容易に集積できる。これは、Moore(ムーア)の法則を継続し、それすら超えられる典型例ともいえる。

図1 3次元パワーSoCの例
図1 3次元パワーSoCの例
(出所:筆者)
[画像のクリックで拡大表示]

 3次元パワーSoCの効果を示すためにシミュレーションを実施した(図22)。PCB(Printed Circuit Board)基板上に実装したGaNパワーデバイスを用いたDC-DCコンバーターに比べて、損失を約1/3に低減できる。効率80%以上を想定すれば、30MHzでパワー密度60W/cm2(厚さ1mmとすれば600W/cm3)が期待できる3)。これらの結果より、30MHzで空芯のスパイラルインダクターが適用可能なことが分かった。

 シミュレーションの条件は次の通り。入力電圧5V、出力電圧2.5V、スイッチング周波数30MHzである。市販品のGaNパワーデバイスのSPICEパラメーターを基に、オン抵抗Ronとゲート総電荷量Qgはいずれも一定として、スイッチング周波数に応じてGaNパワーデバイスサイズを調整した。インダクターはSi基板上の空芯のスパイラルインダクターとし、そのパラメーターは電磁界シミュレーションにより算出した。

図2 3次元パワーSoCとPCB基板上のDC-DCコンバーターの性能比較
図2 3次元パワーSoCとPCB基板上のDC-DCコンバーターの性能比較
(出所:筆者)
[画像のクリックで拡大表示]

 ソレノイドインダクターはスパイラルインダクターに比べてインダクダンスーが小さいものの、DC抵抗が小さい。ソレノイドインダクターを用いてシミュレーションした結果、80MHz以上でスパイラルインダクターを用いた場合の効率を上回り、120MHzで効率86%が実現できる可能性を示した3)。以上の結果は、現状の市販品のGaNパワーデバイスが100MHz以上のスイッチング周波数においても高効率動作が可能であることを示している。

 3次元パワーSoCを実現するための実装技術もシミュレーションによって検討した。具体的には効率のスイッチング周波数依存性を求めた(図3)。寄生インダクタンスをパラメーターとした。1pHはウエハー直接接合技術、100pHと200pHはB2C(Bump to Chip)接合を想定し、対応するバンプ長は100µmと200µmである。その他のパラメーターは図2と同じ条件である。

図3 効率のスイッチング周波数依存性
図3 効率のスイッチング周波数依存性
(出所:筆者)
[画像のクリックで拡大表示]

 バンプ長を100µmとすれば、40MHzまでB2C接合が適用できる3)。40MHz以上ではウエハー直接接合の適用が必須となることが判明した。