全2431文字
PR

 今回のコラムはパワーデバイス・イネーブリング協会(PDEA)が主催する「半導体技術者検定エレクトロニクス3級」の予想問題を紹介する。本稿ではメモリBIST(Built-In Self-Test)に関して問う。メモリBISTは、チップに組み込んだテスト回路を利用してメモリをテストする方法であり、多数のメモリが搭載されるSoCではメモリBISTなしにすべての搭載メモリをテストするのは困難になっている。

 今回の問題の難易度は★★。本コラムでは紹介する問題の難易度を★の数(難易度に応じて1~5個)で表しており、★の数が多いほど難しい。本問題は難しくはないが、慌てずじっくり考えて、しっかりと正解してほしい。

【問題30】難易度:★★

メモリBIST(Built-In Self-Test)に関する以下の記述の中で、誤っているものを選びなさい。

  • (1)メモリのテストでは規則的な入力信号および出力信号が用いられるため、論理回路のテストなどと比較して有効にBISTを行うことができる。
  • (2)メモリBISTには、アドレスやデータなどの入力信号を生成する回路と、メモリに不良が存在するかどうかを判定する回路を用いる。
  • (3)メモリBISTでは、入力信号の生成に疑似ランダムパターン発生回路を用いるのが一般的である。
  • (4)メモリBISTは、冗長なメモリブロックによる不良メモリブロックの救済にも利用することができる。