全2830文字
PR

 今回のコラムはパワーデバイス・イネーブリング協会(PDEA)が主催する「半導体技術者検定エレクトロニクス3級」の予想問題を紹介する。本稿ではバウンダリスキャンに関して問う。バウンダリスキャン回路はプリント基板上のデバイスのテストを容易にするための仕掛けとしてチップに設けられたテスト回路である。また、バウンダリスキャン試験では、プリント基板上のチップ間の接続に加えて、プリント基板に搭載した状態でのチップ内部のテストも可能である。

 今回の問題の難易度は★★★★である。本コラムでは紹介する問題の難易度を★の数(難易度に応じて1~5個)で表しており、★の数が多いほど難しい。やや難しい問題ではあるが、よく考えて正解に至ってほしい。

【問題37】難易度:★★★★

 JTAGが規格化したバウンダリスキャンの説明に関して、以下の中で正しいものを選びなさい。

  • (1)JTAGは、Joint Test Activity Groupを省略したものであり、最初の規格はIEEE Std. 1149.1-1990である。
  • (2)バウンダリスキャン試験では、TAP(Test Access Port)と呼ぶ数本の端子を通してテストデータの入出力を行う。
  • (3)LSIチップの各入出力端子はバウンダリスキャンバッファを介してコア(チップ内部)回路に接続される。
  • (4)コアへの入力信号はTDI(Test Data Input)からパラレルに入力され、コアからの出力信号はTDO(Test Data Output)からパラレルに出力される。