PR
本記事は、エレクトロニクス実装学会発行の機関紙「エレクトロニクス実装学会誌」Vol.21 No.1 pp.42-45に掲載された「システムインテグレーションを実現するFO-WLPの最新実装技術とその将来展望」の抜粋です。全文を閲覧するにはエレクトロニクス実装学会の会員登録が必要です。会員登録、当該記事の閲覧は、エレクトロニクス実装学会のホームページからお進みください。

1. はじめに

 スマートフォン、タブレットなどの携帯型電子機器の登場により、急速にデータのネットワーク化が加速、IoT(Internet of Things)と呼ばれる情報ネットワーク社会が拡大している。情報社会を支える携帯端末、データセンタ、スーパーコンピュータなど、ありとあらゆる場面にて電子機器が使われている。こうした電子機器は、高度な機能を備えた半導体デバイスを複数搭載することで性能向上を図っている。たとえばデータを取得するセンシング・デバイス、データを処理するロジック・デバイス、データを高速転送する通信デバイスなどを搭載した電子機器において、それらの機能を最大限に引き出すシステムインテグレーションが重要になる。特にムーアの法則の終焉が現実味を帯びてきた昨今、パッケージング、および実装技術を駆使したシステムインテグレーション技術の重要性はさらに増してきている。

 図1に半導体パッケージの開発動向を示す1)。1990年代中ごろまでは、半導体チップをリードフレームに搭載し、そのリードを介してボード実装するパッケージ開発が主流であった。このリードはパッケージの周辺に配置され、リード形状を工夫することで、パッケージの小型化・薄型化を実現していたが、1990年代後半からはBGA(Ball Grid Array)により、ボード実装端子がパッケージ裏面に配置することが提案され、1パッケージで多くの実装端子が配置出来るようになり高密度・高機能化した多ピンパッケージが開発されるようになった。このBGAを用いる事で、従来のシングルチップから複数のチップを三次元的にマルチチップ搭載することが可能になり、SiP(System in Package)と呼ばれるパッケージ単位でのシステム化が可能なパッケージの開発が加速した。

 一方で、シングルチップのパッケージはより小型化が進み、WL-CSP(Wafer-Level Chip Scale Package)が開発された。WL-CSPは、半導体素子をウエーハで作製した後で、再配線(RDL; Re distribution Layer)によりウエーハ上に配線を再形成→BGAを搭載し、ダイシングすることでパッケージを作製する手法であり、チップサイズと同等のパッケージが実現され、現在ではスマートフォン内部の電子部品の多くにこのパッケージが使われている。またその発展形として、数年前よりFO-WLPの開発が活発化してきている。本稿では、FO-WLPの開発動向と技術課題の一例について解説する。

図1. パッケージの開発動向
図1. パッケージの開発動向
[画像のクリックで拡大表示]

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
有料会員と登録会員の違い