PR
本記事は、エレクトロニクス実装学会発行の機関紙「エレクトロニクス実装学会誌」Vol.21 No.6 pp.518-530に掲載された「半導体パッケージの10年後に向けての課題」の抜粋です。全文を閲覧するにはエレクトロニクス実装学会の会員登録が必要です。会員登録、当該記事の閲覧は、エレクトロニクス実装学会のホームページからお進みください。

はじめに

 3年前のJIEPの特集号1)にて、“2.1,2.5 および3Dパッケージの大きなマーケットは本当に存在するのか?”という問いかけについて“本格量産になるまで時間を要したオーガニック基板上のFlip Chip(FC)の歴史と重ねてみるとそこにヒントが存在する”と説明した。今回はFan Out-Wafer Level Package(FO-WLP)は本格的な普及に至るのか?という問いかけも追加してみたい。

 また、5Gモバイル、自動運転、1.6TbEネットワークさらにクラウドAIなどこれからビジネスを牽引するインフラやアプリケーションについて要求される半導体性能を満たすために相応しいパッケージテクノロジーのロードマップが正しく描かれているのか検証し、今から10年後に向けてのパッケージの課題を共有したい。

 1992年に世に登場したオーガニック基板上のFlip Chip-Ball Grid Array(FC-BGA)は2)、1998年以後にPCに採用され、ゲーム用などマーケットを徐々に拡大した。そして2007年に登場し現代の世の中に大きな変貌をもたらしたスマホのアプリケーションプロセッサ(AP)がFlip Chip-Chip Scale Package(FC-CSP)を使用するという展開により本格的なフリップチップ時代となった3)。その普及には15年が費やされたことになる。

 FO-WLPは5mm前後のパッケージサイズで2009年ごろより採用が開始されていた4)。その後2016年に主要なスマホのApplication Processor(AP)に採用され注目度が一気に上がった5)。しかしウエハレベルでの製造をWafer Level Package(WLP)と同じRe-Distribution-Layer(RDL)により回路形成するためにFC-CSP基板より単位面積当たりの製造コストが高かったことでFC-CSPパッケージの倍以上のコストとなり、その他のAPへは採用されていない。