全5306文字
PR

 国産半導体の製造・供給体制の確立を目指す日本政府だが、高度な情報機器に搭載する10nm以下の先端半導体チップに適用できる体制にはメドが立っていない。この点を捉えて日本の半導体産業の再興の道は険しいとみる人は多い。ただし、製造プロセスの微細化自体の意義が形骸化しつつあるとしたらどうだろうか。

 実際、近年、10nmといった半導体チップの進化を規定する指標であるテクノロジーノードは、もはやチップ上の素子のサイズを示すものではなくなっている。そして、素子の“微細化”が、高集積化、高性能化、低消費電力化といったチップの進化に直接つながるものでもなくなってきている。米Intel(インテル)は、製造プロセスの進化を示す際の指標として、素子サイズを想起させる単位は使わず、「Intel 7」「Intel 4」「Intel 3」「Intel 20A」……と呼ぶように変えた。

 2022年の電子業界、IT(情報技術)業界で注目したい潮流・技術・企業を、それぞれの分野や視座から産業界に関わっている有識者に挙げてもらうテクノ大喜利。今回の回答者は、日本の半導体産業の栄枯盛衰に寄り添ってきた現役の半導体エンジニアであるMTElectroResearch 田口眞男氏だ。同氏は、微細加工技術の進歩の中で、進化を示す指標の定義がどのように変わってきたのかを詳細に解説。そのうえで微細化が形骸化していくことで、先端半導体ビジネスでの日本の存在感を高めるチャンスが生まれることを指摘している。

(記事構成は伊藤 元昭=エンライト)
田口 眞男(たぐち まさお)
MTElectroResearch 代表
田口 眞男(たぐち まさお) 1976年に富士通研究所に入社とともに半導体デバイスの研究に従事。1988年から富士通で先端DRAMの開発・設計に従事。メモリーセル、高速入出力回路や電源回路などアナログ系の回路を手掛ける。2003年、富士通と米AMDによる合弁会社FASL LLCのChief Scientistとなり米国開発チームを率いてReRAM(抵抗変化型メモリー)技術の開発に従事。2007年からSpansion Japan代表取締役社長、2009年には会社更生のため経営者管財人を拝受。エルピーダメモリ技術顧問を経て2011年10月より慶応義塾大学 特任教授、2017年4月より同大学の先端科学技術研究センター研究員。技術開発とコンサルティングを請け負うMTElectroResearchを主宰。
【質問1】2022年、注目したいビジネスや技術開発の潮流を挙げてください。
【回答】半導体微細化の動向とそれに関連した日本の成長戦略

 日本がかつて世界のトップの地位にいた先端半導体産業――。これこそ、天然資源は乏しいが人的資源に恵まれ、水や電力に不安が無いわが国に最適な産業と誰もが思っていた。いま、世界を見れば先端半導体は、ITの巨大企業が価値と利益を生み出し続ける魔法の玉手箱となったのに、日本での衰退ぶりは目を覆いたくなるような惨状だ。

 挽回策として、日本に台湾TSMCの工場を誘致し政府が支援するまでになったが、これが半導体復権の一歩として期待できるという意見と、まるで役に立たないという真逆の意見が出てきている。では、日本としてどうすればよいのか。それを考える際には、以下のことに注目することで、半導体微細化の動向の論点が明確になってくるように思う。

半導体製造ができなくて、誰が困っているのか

 半導体は、量産効果が顕著な工業製品である。このため、各種デバイスの製造プロセスを共通化して、規模を追求する水平分業体制が効率的である。TSMCはじめファウンドリー企業のサービス充実とともに、多くの電機系企業が自社で半導体製造工場を持つよりもファウンドリーを活用する方に経済合理性があると判断するようになった。日本だけでなく世界のIT企業も同様で、いまのところ先端半導体の自社生産をやめて困っている企業はないのではないか。

 ファウンドリーでも各種メモリーをロジックと混載させることが可能になり、MEMSデバイスも製造できるようになった。例外は構造があまりにも特殊な高密度DRAMやNAND型フラッシュメモリー、センサー、パワーデバイスなどだろう。だからこれらの例外チップを生産するメーカーは、専業として生き残れている。

 日本の半導体メーカーが、垂直統合型デバイスメーカー(Integrated Device Manufacturer、IDM)として最先端SoC(Systen on a Chip)の開発と生産の両方を担うのならば、韓国Samsung Electronics(サムスン電子)やインテルと肩を並べる規模の存在になる必要がある。ファウンドリーを目指すにしても、TSMCと張り合えるレベルでなければ結局撤退の憂き目に遭う。自動車業界などでは、ドイツRobert Bosch(ボッシュ)、日本のデンソーなど自動車のティア1が半導体工場を持つように、半導体の自社生産が今後のトレンドになるかもしれない。しかし、筆者が(恐らく多くの半導体OBも)願うのは最先端テクノロジーの研究開発から量産まで行い産業的に広い裾野を広げた電子情報立国を目指すことである。工業力と情報マネジメント能力は国の力の源泉であり、国はさぞ困っているのではないかと推察するが、産業界が単なる半導体不足以外に困っていないのならば、事態は改善されない。

 TSMCの工場誘致はソニーやデンソーにはメリットがあるだろう。また、台湾有事への備えという面も感じる。しかし、日本での研究開発、知的財産創出という成長戦略に直接的な貢献はしないと考える。インドには新型コロナのワクチン製造工場があり、生産量も多いが、それでインドがワクチン先進国という話を聞かないのと同じである1)。自国内での生産という地政学上の貢献を期待するならば、米国のように、各社の先端ファブをそろい踏みさせるくらいのことをしなければならない。

微細化の限界到達までの間に何をすべきか

 かつて半導体の世界には、「デザインルール」という言葉があった。デザインルールの定義は複数あり混乱していたが、メモリーのような繰り返しパターンが高密度で形成されている場合はワード線の配線ピッチの半分の値を、ロジック集積回路では最下層の金属配線の同様の値をデザインルールとしていた。やがて高速化に向けてゲートを微細化したロジックではゲート長を微細化の指標として用いるようになったが、それでは集積密度とは関連づけにくい。最近では、何nmという「テクノロジーノード」の値が、微細化レベルの指標になっている。この数値は一人歩きして、Mooreの法則はいつまでも続くような雰囲気である。現在3nmノードが最先端であるが、もう1nmを切る値の話も出ている2)。だが、これがどの部分を表す数字なのか、筆者には分からない。

 このような数字が出た原因は、光学的な投影以外の方法で寸法を出すプロセスが一般化したためである。いわゆるダブルパターニングのプロセス(図1)では、ライン&スペースの側面に付着させたサイドウォール層の厚さで寸法が決められるので、いくらでも小さな数字を達成できる。ところがシリコン(Si)結晶の原子間距離はだいたい0.2nmであるから、今使わているテクノロジーノードの数字は、もう原子数を数えられる寸法になっているといえる。小さいイメージがあるウィルスの寸法よりも一ケタ小さい。

 したがって、寸法では先に進めない時が必ずくるが、数字だけは原子1個分以上の値まで際限なくステップを踏んでいくことだろう。そんな原子レベルのエンジニアリングでは、もはや微細化の議論ではなく、どのようなデバイス構造や材料で何ができるかの勝負になる。これは日本のように微細化で後れを取った国の企業には、挽回のチャンスでもある。相手が寸法で先に進めないのだからアイデアで勝負できる。

図1 サイドウォール・ダブルパターニング・プロセスの例
[画像のクリックで拡大表示]
図1 サイドウォール・ダブルパターニング・プロセスの例
ハードマスクに転写されるパターンの幅はサイドウォール層の厚さで決まり、露光機によるものではない。出典:筆者が作成

知財の戦いになる可能性

 微細化が形骸化する時代に、回避困難なデバイス技術や機能を、権利化または実質支配してファウンドリー企業を攻めたりパッケージや使用法でロイヤルティーを取るビジネスが盛んになる可能性がある。かつて4Mビットの時代にDRAMの高速インターフェース技術をライセンスする企業が誕生し、メーカーは対応にあたふたした経験をした。ライセンスビジネスを行うその企業は、DRAMメーカーばかりか、DRAMのユーザーであるゲーム機メーカーと組んで高度なグラフィック機能を実現し、半導体メーカーへの影響力を高めた。

 ファウンドリーの存在に安住すると、既存のビジネススキームを破壊するイノベーターに利益を持って行かれたり、動きを制約されたりする可能性がある。栄枯盛衰は世の習いであるが、何をすれば支配できるのか、目ざとく見抜くのは投資家のみならず、国家の産業政策でも重要だ。今回、「微細化の行方」というストライクゾーン真ん中の回答をしたが、そこには日本の成長戦略に結びつく重要な内容が含まれている。

■参考文献
1)「印セラムがコロナワクチン 生産最大手、低コスト」、日本経済新聞、2020年6月30日
2)「先端半導体、1ナノ以下へ imec『27年にも実用化』」、日本経済新聞、2021年12月3日