チップレット（小さな半導体のダイ）をパッケージ内で相互接続するための標準「Universal Chiplet Interconnect Express（UCIe） 1.0」は、米Intel（インテル）が開発したものである。そして、同社は、主要な半導体メーカーとユーザー企業の計10社が参画して標準化を推進するUCIeコンソーシアムに、この標準仕様を無償で寄贈したという。
Intelは、パソコン産業の黎明（れいめい）期から成長期、そして現在に至るまで、同様に自社開発してきた技術を標準化してきた。PCI、USBなどよく知るインターフェース技術は、いずれもIntel発の技術である。同社が自社開発技術を標準化した名目はパソコン市場のパイをを多数拡大することだ。ただし、パソコン関連企業の中で、標準化の恩恵を最も享受した企業がIntel自身であることは疑いのないことだ。同社は、知財のオープン・クローズ戦略にたけた企業である。
UCIeの標準化のインパクトをテーマに議論しているテクノ大喜利。今回の回答者は、服部コンサルティング インターナショナルの服部 毅氏である。同氏は、半導体業界を活性化させる上でのUCIe活用の利点が多いことを指摘している。その一方で、回答者後記の中で、同規格の仕掛け人であるIntelがUCIeに秘めた意図を読み解く必要性も挙げている。
服部コンサルティング インターナショナル 代表
大手電機メーカーに30年余り勤務し、半導体部門で基礎研究、デバイス・プロセス開発から量産ラインの歩留まり向上まで広範な業務を担当。この間、本社経営／研究企画業務、米国スタンフォード大学留学、同大学集積回路研究所客員研究員なども経験。2007年に技術・経営コンサルタント、国際技術ジャーナリストとして独立し現在に至る。The Electrochemical Society（ECS）フェロー・終身名誉会員。マイナビニュースや日経クロステックなどに、グローバルな見地から半導体・ハイテク産業動向を随時執筆中。近著に『メガトレンド半導体2014-2023』（日経BP）、『2ケタ成長 光ファイバー・半導体』（毎日新聞出版）、『有機EL・半導体バブル』（毎日新聞出版eBOOK）、『半導体・MEMSのための超臨界流体』（コロナ社）がある（共に共著）。
シリコンウエハー上に欠陥がランダムに発生する場合、製造の歩留まりはポアソン分布に基づいて予測可能であり、チップ面積が大きくなるにつれて歩留まりは指数関数的に低下する。従ってSoC（System on Package）を機能ごとに分割してチップレットとすることによって個々のダイ面積を小さくすれば、個々のチップレットの歩留まりは著しく向上。「Known good die」と呼ばれる動作実証済みのダイ（すなわちチップレット）を実装したSoP（System on Package）は、高い歩留まりが確保できるため、不良品による損失を最小化できる。
SoPでは、最先端のプロセスを使わなくても済む部分（例えばI／Oコントローラー）には、レガシープロセスを適用したチップレットを用い、最も微細化が要求される部分（例えばCPU）には微細化プロセスを用いたチップレットを用いるようにして、機能ごとに別々の微細化プロセスを適用すればコスト削減が図れる。
もう1つ、チップレットのメリットとしては、メーカー各社が、他社製の設計と検証の手間のかからないチップレットを選択し、性能面や価格面で最も適した組み合わせでSoPを作ることが可能になる。このため、設計の自由度が増す。例えば、用途に応じてアクセラレーター回路のチップレットを自由に変更できるようにもなる。SoPサプライヤーは独自性を発揮したいチップレット開発のみに注力し、自社の強みを発揮できるようになるため、開発期間短縮で市場投入までの時間も短縮される。これらのメリットから、チップレットはいいことずくめに見える。
しかし、複数のチップレットを相互接続するための通信方式が標準化されていないため、複数社のチップレットの混載が困難であり、独自チップの開発ではSoPに搭載するすべてのチップレットを1社で一括して用意しなければならなかった。そこで、複数のチップレットを相互接続するための通信方式のオープン規格（ダイ間接続の物理層とプロトコル層、およびソフトウエアスタックなどをカバーする規格）を業界全体で統一すれば、複数の半導体メーカーから規格に準拠したチップレットを集め、付加価値の高い大規模なSoPを効率的に開発できるようになる。
これによって、従来は標準的な製品を供給していたサプライヤーは、規格を標準化したチップレットも販売すれば、エンドユーザーだけではなくほかの半導体（SoP）メーカーにも販路を拡大できるだろう。ウエハーファブを持たない実装受託専門業者（OSAT）も後工程だけでSoPサプライヤーになる可能性がある。
従来のSoCメーカーは、他社の標準化チップレットを用いることで設計と検証の手間を削減し、これらと自社の独自チップレットを組み合わせたSoPが主流になり、開発コスト削減と開発期間短縮ができるだろう。
