デカップリングなどによるサプライチェーンの寸断懸念から、半導体の製造体制を自国で整備する動きが進んでいる。日本も同様だ。しかし、現在の日本の半導体産業は、キオクシアのメモリーを除けば、最先端の微細加工技術で先進的な半導体チップを作れるような状態にはない。もちろん、これから再育成すればよいのかもしれないが、その道程は長く険しい。微細化以外の方法で、最先端の半導体チップを作る道筋を模索した方が早道かもしれない。
長年、半導体産業の発展の基軸となっていたMooreの法則は、しばらく効力を維持する余地はあるのかもしれないが、永遠ではない。むしろ、次の発展基軸の創出、育成に注力した方が、産業競争力の強化の観点から見た際には実りが多いかもしれない。
複数のチップレット（小さな半導体のダイ）を相互接続するための通信方式のオープン規格「Universal Chiplet Interconnect Express（UCIe） 1.0」の標準化のインパクトをテーマに議論しているテクノ大喜利。今回の回答者は、立命館アジア太平洋大学の中田行彦氏である。同氏は、チップレットを組み合わせて価値ある半導体を作るビジネスには、標準化が進んだとしても出所の異なるチップレット間での相応のすり合わせが必要であり、そこで日本企業の調整力が力を発揮して、競争力の高いビジネスを営める可能性があると指摘している。
立命館アジア太平洋大学 名誉教授
神戸大学大学院卒業後、シャープに入社。以降、33年間勤務。液晶の研究開発に約12年、太陽電池の研究開発に約18年、その間、3年間、米国のシャープアメリカ研究所など米国勤務。2004年から立命館アジア太平洋大学の教授として、技術経営を教育・研究。2009年10月から2010年3月まで、米国スタンフォード大学客員教授。2015年7月から2018年6月まで、日本MOT学会企画委員長。2017年から立命館アジア太平洋大学 名誉教授・客員教授。2020年から名古屋商科大学非常勤講師。京都在住。
「Mooreの法則は今後も続く」。米Intel（インテル）のCEO（最高経営責任者）であるPat Gelsinger氏は2022年2月17日（現地時間）に開催された投資家向け会議「Investor Meeting 2022」においてそう述べ、「2030年には1兆個のトランジスタを1つのパッケージに集積できる」と続けたという。
Mooreの法則が生まれた過程は、回答者後記に記しておくので興味ある方は読んでいただきたきたい。このMooreの法則は、Intelの創業メンバーであるGordon E. Moore氏の論文に端を発しており、長い間半導体の集積度予測に用いられ、半導体の進歩に大きな功績を残してきた。
しかし、Mooreの法則の限界が提起されてきた。プロセスの微細化が限界に達してきたからだ。その打開策として、CPUのコア数を増大する方法が取られ、半導体デバイスに関連する技術開発のロードマップであるIRDS（International Roadmap for Devices and Systems）の2018年度版は、1チップに搭載するCPUのコア数が2020年の13個から2031年は95個になると予測している。こうした予測に沿っていけば、チップ面積が大きくなり過ぎて、歩留まりも非常に低下してしまうことだろう。
このMooreの法則の限界を打破するための解決のひとつがチップレットである。チップレットとは、1つのチップ、つまりモノリシックIC（集積回路）ではなく、集積する機能を複数の小さなチップに分割したものであり、それらをSoP（System on a Package）の技術を用いて、ブロック玩具のように組み合わせて1つのパッケージに収容する。
Gelsinger氏が、Mooreの法則が「1つのパッケージ」で今後も続くと言い換えたことが肝である。1チップでMooreの法則を維持できるとは言っていない。
このチップレット間接続の標準化は、「モジュール化」における「オープンモジュラー型」への動きであると言える（図1）。
ハーバードビジネススクールのCarliss Y. Baldwin氏と Kim B. Clark氏は、「モジュールとは、その内部では構造的要素が強く結びつき、他のユニットの要素と比較的弱く結びついている、ひとつの単位である」と定義している。「デザインルール」が複雑なシステムを各モジュールに分断し、モジュールを組み立てることにより複雑なシステムをつくり上げられるのだ。今までのモノリシックICは、図1に示すように、社内のデザインルールで、CPUやGPUなどのモジュールに分断し、これらを組み立てて、設計や生産をしてきた。東京大学名誉教授の藤本隆宏氏は、デザインルールが企業内で閉じていることからクローズドモジュラー型と名付けている。
今回のチップレットの動きは、図1に示すように、CPUやGPUなどに分断する、つまりダイ・ツウ・ダイ（D2D）のデザインルールを標準化とオープン化する動きであり、オープンモジュラー型への移行を意味する。
オープンモジュラー型へ移行する長所は、チップレットごとに必要な最小線幅が異なり、それぞれに適したプロセス・装置を用いて製造すればよいことだ。つまり、チップレットごとに異なるノードで生産できる。逆に言えば、モノリシックICの場合は、そのチップで必要な最小線幅に合わせたプロセス・装置を用いざるを得ないのだ。また、分割した1つのチップレットのサイズを小さくできるため、歩留まりが向上する。さらに複数個を収容して総合的に歩留まりを高められる。さらに、チップレットを組み合わせるので、市場投入までの時間を短縮できる、特性を差別化した素子を提供できるなど、チップレット標準化には多くの長所がある。
チップレット間接続の標準化を促進するUCIeのコンソーシアムには、半導体業界を代表し、またライバル関係にもある台湾Advanced Semiconductor Engineering（ASE）、米AMD、英Arm（アーム）、Intel、米Qualcomm（クアルコム）、韓国Samsung Electronics（サムスン電子）、台湾TSMC（台湾積体電路製造）に加えて、米Google（グーグル）、米Microsoft（マイクロソフト）、米Meta Platforms（メタ・プラットフォームズ）といった大手IT企業が参画している。
オープンモジュラー型の製品の中には、後述するUSB（Universal Serial Bus）規格の事例のように、メモリー、マウス、キーボード、ディスプレーなどの対応商品が販売されているものもある。しかし、チップレットICは、1つのパッケージに入ったICが商品である。つまり、CPUやGPUなどの企業間の調整が重要である。すなわち、オープンモジュラー型でありながら企業間の「すり合わせ」が必要となり、日本企業が得意としていることからチャンスとなる。
結局のところ、チップレットのオープンモジュラー型への動きは、すり合わせが必要となり日本企業にチャンスを生み出す。
