あらゆる業界で進むデジタルトランスフォーメーション（DX）、自動車業界でのCASE（コネクテッド、自動運転、シェアリング、電動化）トレンド、社会システムのキメ細かな管理が必須になる脱炭素化･･････。これらのメガトレンドは、半導体の確かな成長と安定した供給なくしては成り立たない。ところが、現在の半導体業界は大変革期の最中にあり、技術的にも、ビジネス的にも確かな先行きを見通せる状況ではない。
技術面では、Moore（ムーア）の法則の先行きがさすがに心配な状況になってきている。半導体ユーザーの期待に応えるためには、新たな成長の基軸を示す必要がある。また、ビジネス面では、地政学的リスクの顕在化と世界経済のデカップリングによって、グローバル化に沿った世界の分業体制が崩れつつある。半導体ユーザーが描く将来ビジョンを確実に実現できる、確かで強固な開発・製造・供給の体制の構築が求められる。
そこで今回のテクノ大喜利では、10年後以降を想定し、半導体ユーザーが明確な夢を描き、その実現に向けてまい進できる半導体業界のニューノーマル（新秩序）について議論した。最初の回答者は、元 某ハイテクメーカーの半導体産業OB氏である。同氏は、日本での半導体産業再興に向けたリーダー役となる企業を明確に挙げ、その理由を語っている。
某社リサーチャー
半導体産業をはじめとする電子産業全般で豊富な知見を持つ某ハイテクメーカーのOB。某国公認会計士でもある。現在は某社でリサーチャーを務め、市場の動きをつぶさにウォッチしている。
ベルギーの研究機関imecは、2036年までの半導体の技術ロードマップを示している。本ロードマップによると、微細化は2028年以降停滞する可能性があるという。ロジックの性能向上にはゲートの集積度向上が欠かせない。そして、今後さらに集積度を上げ続けるためには、平面的な微細化ではなく、立体的な「Dimensional Scaling」を推し進めていく必要があるというのがimecの見解である。
具体的には、電源供給ラインを、配線層からウエハーの裏面に移すことで、ウエハー上のゲート集積の余地を上げる。裏面の電源供給ラインは、当初は1層だが、2030年前後には多層配線となり、配線層を別のウエハーで形成して貼り合わせる。また、ゲート構造は、現在のFinFET（フィン型電界効果トランジスタ） が2024年ごろにはNanosheet（ナノシート）に進化。さらに2028年からは、より集積度が高いForksheet（フォークシート）になり、2032年はpMOSの上にnMOSを積層するCFET（Complementary FET）に移行する。CFETの製造プロセスは複数候補が検討されているが、 pMOSのゲートを形成したウエハー上にnMOSを形成したウエハーを貼り合わせる方法が有力である。つまり、2030年代初頭には、先端ロジックは、3枚のウエハーを貼り合わせて製造するようになる可能性がある。
また、ゲート数の増加がプロセッサーの性能改善に結び付かなくなりつつあるのも課題だ。ブロセッサーの処理能力を制約している要因となっているのが、メモリーとプロセッサー間でデータを授受する際のメモリーの帯域幅である。帯域幅を上げるためにはバス幅を上げる必要があり、その有効な実現手法は、ロジックデバイスの上にメモリーデバイスを高密度積層することである。高密度積層の手法としてTSV (貫通電極) 積層や、Cu-Cu接続が有力視されている。
このように、メモリー積層までを含めると、先端ロジックデバイスを製造するために、従来のウエハーに、裏面配線、nMOS、メモリーのウエハーを貼り合わせることになる。ウエハーの使用量は4倍になる。
ウエハーの使用量が全ての半導体製造装置の使用量増加に直結するわけではない。しかし、荏原製作所のCMP（化学的機械研磨）、ディスコと東京精密のウエハー製造用装置やエッジグラインダー、ウエハー薄化用グラインダー、SCREENホールディングスや東京エレクトロンの洗浄装置、東京エレクトロンのウエハー貼り合わせ装置、ロジック用プローブカードはウエハーの使用量に比例して需要台数が増加する。
ウエハー貼り合わせ関連の技術が、今後、脚光を浴びることとなる。
