全3561文字

 Armコア40個からなる大規模CPU(Central Processing Unit)をソシオネクスト(横浜市)が設計した。ある海外顧客のSoC(System on a Chip)に集積されるCPUで、同SoCは台湾TSMCがいう「7nmプロセス」で製造され、CPUは3GHzと高速動作する。同等のプロセスで製造される米Intel(インテル)のサーバー向け最新MPU(マイクロプロセッサー)「第3世代Xeon Scalable Processor(Xeon SP)」(開発コード名:Ice Lake-SP)*1が最大40コアで、ベースクロック周波数が2.3GHz/ターボ動作時の最大クロック周波数が3.4GHzであり、今回のCPUの規模や性能はこれに近い。

関連記事 *1 本命は10nmで製造、Intelが第3世代Xeon Scalable Processor

 大規模なチップでは、クロック源から各回路までの距離の差が大きくなり、回路全体でクロック同期を取るのが難しくなる。こうした回路を高速のクロック周波数で安定動作させるには、エンジニアの設計技術力がものをいう。今回ソシオネクストが設計したCPUの規模や性能は、Intelのサーバー向け最新MPUに近いため、ソシオネクストの設計力がIntelのそれに匹敵すると考えてもよいだろう。その設計力は、衰退著しいといわれている日本の半導体産業の復権に一役買いそうだ。

設計したCPUの概要
設計したCPUの概要
あるSoC(System on a Chip)に集積されるCPUで、英Arm(アーム)のサーバー向けCPUコア「Neoverse N1」40個からなる。CPUコア間などはArmのオンチップインターコネクトの「CMN-600」で接続する。SoCは台湾TSMCがいう「7nmプロセス」で製造される。CPUコアの動作周波数は最大3GHz、インターコネクトは2GHzとどちらも高速である。(出所:ソシオネクスト)
[画像のクリックで拡大表示]

 ソシオネクストは、2015年3月1日に富士通セミコンダクターとパナソニックのSoC事業を統合する形でスタートした*2。この頃に多くの半導体メーカーがそうしたように、同社も当初は、アプリケーションを絞った汎用ICのASSP(Application Specific Standard Product)事業に舵(かじ)を切った*3。ここ数年、GAFAM(Google Amazon Facebook Apple Microsoft)に代表される大手IT企業などが独自のSoCを開発するケースが増えており、ソシオネクストは特定顧客向けSoC、いわゆるASIC(Application Specific Integrated Circuit)事業にも力を入れるようになってきた。今回設計したCPUは、ASIC事業の成果の1つである。

関連記事 *2 富士通とパナソニックのシステムLSI統合新会社、「ソシオネクスト」が始動 *3 選択と集中は「まともなこと」をしてから
ソシオネクストの概要
ソシオネクストの概要
2015年3月1日に富士通セミコンダクター(前身は富士通の半導体部門)とパナソニックのSoC事業を統合する形でスタートした。(出所:ソシオネクスト)
[画像のクリックで拡大表示]

 半導体メーカーのSoC事業は、大きくASSP事業とASIC事業に分けられる。実は、日本の半導体メーカーが元気だった頃に得意だったのは、ASSPではなく、ASICである。特にソシオネクストの母体の1つ、富士通セミコンダクター(以前は、富士通の半導体部門)は世界市場で有力なASICメーカーだった。その意味では、今回のCPU設計が完了したことによって、昔取った杵柄(きねづか)が健在であることを示せた。ソシオネクストによれば、今回の設計技術は、現在量産適用されている先端プロセス(例えば、TSMCがいう5nm)でも十分通用するという。最先端プロセスの半導体に日本の技術力が生かせるわけだ。

 ASIC事業では、SoCの上流設計に当たる論理設計は顧客が行い、下流設計(論理合成とレイアウト設計からなる)は半導体メーカーが受け持つのが一般的である。かつて、富士通の半導体部門は、チップ設計後の製造も行っていたが、ソシオネクストは工場を持たないファブレス企業であり、TSMCなどのファウンドリー企業に製造委託している。今回の事例でも、ソシオネクストが担当したのは下流設計で、論理設計後のRTL(Register Transfer Level)データを受け取り、マスク製造に必要なデータ(GDS-IIデータ)を作った。