PR

 QNNは内閣府の「革新的研究開発推進プログラム(ImPACT)」に採択されたことで、開発が加速。2017年11月に2048量子ビットの第1号機の運用に入り、その計算能力を専用サイトで限定的ながら無料公開している。

 ただし、QNNは計算に量子効果が働いていないのではないかと、動作原理について疑問を呈する声もある。開発を率いるImPACTの山本喜久プログラム・マネージャーはこうした見方を否定し、QNNの実力を証明するため、処理能力を客観的に示せる実証環境を準備しているという。他方式と処理能力や演算処理の過程を比較できるデモ環境も作り、QNNに対するユーザーの理解を深めたいとする。

 一方でQNNの動作原理は未解明の部分もある。山本喜久氏らはQNNの動作原理について理論的な解明も続けるとしている。

ImPACTから生まれた量子計算機「LASOLV」
ImPACTから生まれた量子計算機「LASOLV」
(出所:NTT)
[画像のクリックで拡大表示]

富士通は第2世代で8192ビットを全結合

 第2の方法を採る富士通と日立製作所は、基本的には同じ計算手法で実用解を導き出す。イジングモデルとの組み合わせで使う「シミュレーテッドアニーリング」と呼ぶ手法だ。組み合わせ問題を解くアルゴリズムとしては古くからあり、従来型コンピュータへの実装は難しくない。

 2社のアプローチが新しいのは、この手法で繰り返し出てくる演算処理を加速させる専用LSI、つまりシミュレーテッドアニーリング用のアクセラレータを開発し、より大きな規模の問題に対応させたことだ。

 富士通が開発した第1世代のアクセラレータ「DAU(Digital Annealing Unit)」は、1024ビット、つまりイジングモデルでは32×32ビット構成の計算を加速できる。巡回セールスマン問題に当てはめれば、32都市を順番に32カ所巡る組み合わせ問題までを1個のDAUに投入して加速演算できる規模だ。量子コンピュータでも、1024量子ビットの全結合マシンに投入できる問題の大きさは基本的にこれと同じといえる。

 富士通は技術的に枯れた半導体の強みを生かし、比較的短いサイクルで、次世代の製品開発にもめどを付けた。2018年秋には計算できるビット数を8192ビットに高めた第2世代DAUを投入し、デジタルアニーラのサービスも合わせて拡張する。第2世代DAUはビット間結合の係数の分解能は第1世代と同じ16ビットだが、ビット数を8分の1の1024ビットと抑えるかわりに分解能を64ビットに高めて使用できるなど、用途によって動作モードを変えられるようにする。

 日立製作所が開発する「CMOSアニーリング」も同様にイジングモデルの計算を加速する。2015年に開発した第1世代のLSIはイジングモデルの計算を並列で処理するほか、デジタルでは計算規模が大きくなる一部演算をアナログで処理することで高速化した。

日立製作所が開発した第1世代のCMOSアニーリングチップ。第2世代や第3世代は専用LSIでなくFPGA(field-programmable gate array)に実装して検証している
日立製作所が開発した第1世代のCMOSアニーリングチップ。第2世代や第3世代は専用LSIでなくFPGA(field-programmable gate array)に実装して検証している
(出所:日立製作所)
[画像のクリックで拡大表示]

 現在は第3世代の試作機を評価している段階だ。第2世代以降はデジタル・アナログ混在の回路でなくデジタル回路で構成し、いくつかの要素技術を試している。開発を担当する情報エレクトロニクス研究部の山岡雅直主任研究員は「もう少し技術的な検証を重ねたうえで、近いうちに実証機を公開したい」と話す。

 第2回は量子方式を中心にディーウェーブを含めた各社のマシンの特徴や実力に迫る。