全3341文字
PR

 USB 3.0の仕様策定からおよそ11年ぶりに大幅アップデートされたUSB4の特徴や実装時の留意点などについて解説する本連載。前回まで、新たに導入された「トンネリング」技術や、40Gビット/秒を達成した高速化技術を解説してきた。3回目となる今回は、この他に導入された新技術と、USB4実装時の留意点などを解説する。

 高速化に伴って、機器内の損失目標7.5dBを達成するのが難しくなったにもかかわらず、この損失目標達成のハードルをさらに高くする要素が、USB4には少なくとも3つある。第1に、CPUへのUSB4コントローラー(送受信回路)の統合である。米インテル(Intel)の次世代(第11世代)のCPU「Tiger Lake」がUSB4を統合する最初の製品になるだろう。Tiger Lakeでは現行の「Ice Lake」でThunderbolt 3コントローラーを統合したように、USB4コントローラーをCPUに統合すると予想できる。恐らく実際は、Ice LakeのThunderbolt 3コントローラーを基にUSB4用にし、Thunderbolt 3互換のUSB4コントローラーになるだろう。

 CPUに統合されると、半導体部品が減るという利点があるものの、ICとして別チップを用意する場合に比べて送受信回路からコネクターまでの距離が長くなり、伝搬損失が増えて機器内の基板上での高速伝送が難しくなる。USB4でも同様だ。一般的なFR4基板を使用した場合、例えば従来では5cm以下で配線できていたものが、15cm以上になり得る。

 第2の要素が、ACカップリング(結合)用キャパシターである。USB4では、送信側と受信側の両方にAC結合用キャパシターを実装しなくてはならない。USB 3.2では、送信側だけで、受信側への実装はAlternateモードの際のオプションだったが、Alternateモードが必須なUSB4では必要になった。具体的にUSB4では、送信側に135n~265nF、受信側に300n~363nFのAC結合用キャパシターが必須だ。

 第3の要素が、放電用の抵抗である。必須ではないものの、USB4では受信側に、放電用の200k~242kΩの抵抗を並列に入れることを推奨している。この他、ESD(静電気放電)保護素子も入れる場合もある。キャパシターと抵抗、そしてESD保護素子はいずれも微量ながら伝搬損失が増える。

 そこで、IntelのCPUにUSB4コントローラーが統合された際には、CPUとコネクターの間に「リタイマー」を実装することになる。実際、USB4と同水準のデータ伝送速度であるThunderbolt 3を統合したIce Lakeではリタイマーの利用を前提にしている(1)

図 リタイマーの利用が前提
図 リタイマーの利用が前提
Thunderbolt 3のコントローラーIC(送受信回路)を統合した「Ice Lake」世代のCPUでは、リタイマーの利用が前提になっている。ICとして別チップを用意する場合に比べて送受信回路からコネクターまでの距離が長くなり、伝搬損失が増えて機器内の基板上での高速伝送が難しくなるからだ。米IntelはThunderbolt 3用に「JHL8040R」を開発した。USB4のコントローラーICが将来、同社のCPUに統合された際には同様にリタイマーの利用が前提になりそうだ。(画像の出所:Intelのプレスリリース)
[画像のクリックで拡大表示]

 リタイマーは、「リピーター」とも呼ばれ、伝搬損失によって波形が崩れた信号を再び整える「コンディショナー」の一種である。コンディショナーにはリタイマーの他、「リドライバー」がある。リドライバーはアナログ信号のまま、ある程度信号を整えてドライバーから再送信するだけなので、構造がシンプルでロジック回路が不要だ。その分、安価で、かつ半導体で生じる伝搬遅延だけで、無視できるほど短い。ただし、ジッターを十分吸収できないなど、伝送路の損失緩和に向けた効果が限られる。

 一方リタイマーは、いったんデータを受信して、データに重畳されたクロック信号を使ってデータを再生した後、リタイマーが持つクロックを使ってデータを再送信する。これにより、リタイマーに入力前(前段)で生じたジッターをキャンセルできる。ただし、ロジック回路があるので、リドライバーよりも高価である。データのレイテンシも増加する。

 USB4向けのリタイマーは、どれでもいいというわけではない。USB4/3.2では1レーンは上り、もう1レーンは下りという双方向通信を、DP Alternateモードでは下りのみの単方向通信である。そのため、リタイマーは双方向通信と単方向通信に対応しなくてはならない。事実上、USB4で用いるリタイマーは専用品になるだろう。