全1469文字
PR

 「ADAS(先進運転支援システム)の進化は、半導体の進化そのものだ。性能とコストを両立するためには、半導体メーカーとスクラムを組んで先々のロードマップまで考える必要がある」。SUBARU(スバル)第一技術本部 自動運転PGM ゼネラルマネージャー 兼 先進安全設計部 担当部長の柴田英司氏は、同社のステレオカメラを用いたADAS「アイサイト(EyeSight)」の半導体戦略について、このように説明した。

 同社は長年にわたりステレオカメラを内製で開発しており、2025年以降の次世代ADASにおいてもステレオカメラを中核とする考えである。

 20年8月20日に予約を開始した新型ステーションワゴン「レヴォーグ」では、アイサイトの最新版を標準装備する(関連記事)。新世代アイサイトは、大きく3つの特徴がある。(1)交差点事故の対応強化、(2)高速道路での運転支援拡大、(3)ステレオカメラの刷新である。

 このうち、(3)のステレオカメラの刷新では、カメラの視野や画素数を従来比で約2倍に拡大したほか、車両の四隅にミリ波レーダーを配置してステレオカメラの画像とセンサーフュージョンする構成を採用した。これに伴い、データ処理用の半導体チップを従来のASICから、米Xilinx(ザイリンクス)のFPGA「Zynq UltraScale+」に変更した。

スバルは新世代アイサイトの半導体チップにFPGAを採用
スバルは新世代アイサイトの半導体チップにFPGAを採用
(出所:ザイリンクス)
[画像のクリックで拡大表示]

 FPGAに切り替えた理由について、スバルは大きく3点を挙げた。第1に、「開発スピードを速められる」(第一技術本部 先進安全設計部 先進安全設計第七課 課長の片平聡氏)ことである。近年、ADASの競争は激しさを増しており、「開発スピードが非常に速い」(同氏)という。ASICの場合、チップができあがるまでに長い期間が必要になるほか、修正のたびに作り直しが発生する。これに対し、FPGAはチップの回路構成をユーザーが電気的に書き換えられるため、開発の序盤から実チップによる検証ができ、開発スピードを速められる。

 第2に、「性能/コストを改善しやすい」(同氏)とする。これはFPGAが最先端の製造技術(微細加工技術)を適用しやすいためである。今回のZynq UltraScale+は16nm世代の半導体製造技術を使っており、「処理能力が大幅に向上した」(同氏)という。新世代アイサイトでは、ステレオ画像を低遅延で3次元の点群データを変換するなど高い処理性能が必要な一方、車両に標準搭載するために低コスト化も求められる。ASICで16nm世代を使う場合、よほど生産量が多くない限り、高コストになってしまうだろう。

 第3に、「回路規模をスケーラブルに変えられる」(同氏)点を挙げた。Zynq UltraScale+は、プログラマブルロジックの回路規模を6種類から選べる。「試作段階では大きめのプログラマブルロジックを使ったが、開発を進めながら規模を縮小したり、機能安全の点から逆に増やしたり、量産までに何回かサイズを変えた」(同氏)という。

プログラマブルロジックの回路規模を6種類から選べる
プログラマブルロジックの回路規模を6種類から選べる
(出所:ザイリンクス)
[画像のクリックで拡大表示]
Zynq UltraScale+の回路構成
Zynq UltraScale+の回路構成
プロセッサー領域(FPD、LPD)は共通で、プログラマブルロジック(PL)領域の回路規模を6種類から選べる。プログラマブルロジックは、各種インターフェース回路やハードウエアアクセラレーター、AIアクセラレーターなどとして構築できる。(出所:ザイリンクス)
[画像のクリックで拡大表示]