全3109文字
ディープラーニング向けの「bfloat16」をサポート
続いて（3）のFPGAファブリック内のDSPブロックの改善。Agilexでは、新たに半精度（16ビット）の浮動小数点演算（IEEE 754 FP16やbfloat16など）をサポートする。FP16やbfloat16の演算の場合、Agilexは最大40TFLOPS。FP32では最大20TFLOPSの演算性能を持つという。
DSPブロックが対応できる演算（上の表）
下の図は、半精度（16ビット）浮動小数点演算を行う際のDSPブロックの機能図。（出所：Intel）
[画像のクリックで拡大表示]
最後に（4）の新しい外部インターフェース。Agilexは新たにCXLやPCI Express Gen 5に対応可能になった。CXLはIntelが開発した高速インターフェースで、プロセッサーとFPGAなどのアクセラレーターやメモリー間などを接続する。メモリー／キャッシュコヒーレンシーを担保していることが特徴である。PCI Expressについては、Stratix 10ではGen 4までのサポートだったが、AgilexではGen 5にも対応可能という。
CXL（上）とPCI Express Gen 5／Gen 4（下）の利用例
（出所：Intel）
[画像のクリックで拡大表示]
Agilexでは、外部インターフェースは、FPGAファブリックとは異なるダイ（タイル）である。現在、4種類の外部インターフェースタイルが発表されている。4種のうちEタイルとFタイルが汎用で、PタイルとRタイルがPCI Express用である。汎用のうち、Eタイルは最大データレートが58Gビット／秒（PAM4）、Fタイルは同116Gビット／秒と高い。PCI Express用タイルのうち、PタイルはPCI Express Gen 4向け、ＲタイルはPCI Express Gen 5向けだとする。
4種類の外部インターフェースタイルを用意（上の表）
製品シリーズで使える外部インターフェースタイルが異なる（下の表）。（出所：Intel）
[画像のクリックで拡大表示]
