全3109文字

 米Intel(インテル)がサーバー向けMPU「第3世代Xeon Scalable Processor(Xeon SP)」(開発コード名:「Ice Lake-SP」)を2021年4月6日(米国時間)に大々的に発表したのと同時に、ひっそりとFPGA「Agilex」の量産開始が明らかにされた*1。AgilexはIntelが米Altera(アルテラ)を買収した後で発表された初めてのFPGA。Intelはデータセンター向けアクセラレーターとしてアピールしてきたが、同社のプロセス開発の遅れの影響を受けて量産でまごついていた。

Agilexの概要
Agilexの概要
(出所:Intel)
[画像のクリックで拡大表示]

 同社がAgilexを発表したのは、約2年前の19年4月にさかのぼる*2。その際、サンプル出荷は19年第3四半期、量産は20年第3四半期に開始する予定だと発表されていた。サンプル出荷を予定通りに開始したことは発表されたが*3、実際の量産開始に関してはアナウンスがなく曖昧だった。今回、Agilexが、20年9月に発表したノートPC用MPU「第11世代Intel Core(UP3/UP4)プロセッサー」(開発コード名:Tiger Lake)と同じく、「10nm SuperFin」プロセス*4で製造されることが明らかになった。同時に、Agilexの3シリーズのうち、2つのシリーズの製品ラインアップと主な仕様も発表された(詳しくは後述)。

 なお、IntelはAgilexの次の世代のFPGAについて、20年8月にオンライン開催した「Architecture Day 2020」で概要を発表している*5。FPGA本体(FPGAファブリック)はIntelの7nmプロセスで製造する予定。この7nm FPGAでは、Agilexで適用される2.5次元実装(パッケージング)技術「EMIB:Embedded Multi-die Interconnect Bridge」に加えて、3次元実装技術の「Foveros」を適用して、複数のダイを1つのパッケージに収める。また、Agilexの約2倍の速度である最大224Gビット/秒(PAM4)のトランシーバーを備える。

FPGAのロードマップ
FPGAのロードマップ
20nmプロセスで造る「Arria 10」は1チップだった。14nmプロセスで造る「Stratix 10」および10nmプロセスで造る「Agilex」は2.5次元実装技術「EMIB」を使い、複数のダイで構成する。7nmプロセスで造る次世代FPGAはEMIBに加えて3次元実装技術の「Foveros」を使い、さらに多数のダイで構成される模様。20年8月にオンライン開催した「Architecture Day 2020」で見せたスライド。(出所:Intel)
[画像のクリックで拡大表示]