全1630文字
PR

 英Arm(アーム)は、サーバー/インフラ向けCPUコア「Neoverse V1」と「Neoverse N2」を、2021年4月27日(英国時間)に正式発表した*1。2つのCPUコアは米Intel(インテル)のサーバー向けMPU「Xeon」に対抗するもので、Armはその概要を20年9月に発表している*2。Neoverse N2は最新のアーキテクチャー「Armv9」を実装した初めてのCPUコアである。

「Neoverse V1」と「Neoverse N2」の位置づけ
「Neoverse V1」と「Neoverse N2」の位置づけ
(出所:Arm)
[画像のクリックで拡大表示]

 20年9月の概要発表時には、Neoverse V1の提供を始めることを明らかにしたが、Neoverse N2については21年中に提供開始予定としていた。今回の正式発表に伴い、Neoverse N2の提供も開始した。また今回、Neoverse N2を集積するネットワークインフラ装置向けプロセッサーSoC(System on a Chip)「OCTEON」を、米Marvell Semiconductor(マーベルセミコンダクター)が21年中にサンプル出荷することも発表された。既存のOCTEON製品*3比で、3倍の性能向上が見込めるという。

 正式発表された2つのCPUコアのうちNeoverse V1の開発コード名は「Zeus」で、Armv8.2アーキテクチャーをベースに、Armv8.3~Armv8.6のエッセンスを加えて実装したという。最初に発表されたNeoverse製品の1つ「Neoverse N1」*4に比べて、50%以上の性能向上が見込めるという。Neoverse V1の大きな特徴は、ベクトル処理命令「SVE(Scalable Vector Extension)」をサポートしたことである。

Neoverse V1とアーキテクチャー(命令セット)の関係
Neoverse V1とアーキテクチャー(命令セット)の関係
(出所:Arm)
[画像のクリックで拡大表示]

 正式発表されたもう1つのCPUコアはNeoverse N2は開発コード名が「Perseus」で、最新のアーキテクチャーArmv9(正確にはArmv9.0-A)*5をベースにする。正式発表されたArmv9ベースのCPUコアは、Neoverse N2が最初である。Armv9の特徴の1つである第2世代のベクトル処理命令「SVE2」をNeoverse N2はサポートする。ArmによればNeoverse N1と比較してNeoverse N2はNGINXで1.3倍の性能を、DPDKパケット処理で1.2倍の性能向上を達成しつつ、省電力性にも優れているという。同社は、Neoverse N2を集積するSoCの開発に向けて、5nmプロセスに最適化したPOP(Processor Optimization Pack) IPを提供する。

Neoverse N2とアーキテクチャー(命令セット)の関係
Neoverse N2とアーキテクチャー(命令セット)の関係
(出所:Arm)
[画像のクリックで拡大表示]
7nmで実装したNeoverse N1と5nmで実装したNeoverse N2を比較
7nmで実装したNeoverse N1と5nmで実装したNeoverse N2を比較
(出所:Arm)
[画像のクリックで拡大表示]

 今回Armは、上述した2つのCPUコアに加えて、オンチップインターコネクトIPコアの新製品「CMN-700」も発表した。既存の「CMN-600」*6と比較して、接続できるコア/システム数を4倍に引き上げた。さらに、接続できるメモリーサブシステムやキャッシュ、I/Oデバイスの数を大幅に増やすと共に、CCIX 2.0/CXL 2.0といった最新のCPUコア向けインターフェースを新たにサポートする。同社によればCMN-700は、Neoverse V1/N2を集積するSoCに最適のオンチップインターコネクトIPコアだという。現在、CMN-700も提供可能である。

オンチップインターコネクトIPコアの既存品(CMN-600)と新製品(CMN-700)を比較
オンチップインターコネクトIPコアの既存品(CMN-600)と新製品(CMN-700)を比較
(出所:Arm)
[画像のクリックで拡大表示]
Neoverse N2とCMN-700を利用したSoCのリファレンス設計
Neoverse N2とCMN-700を利用したSoCのリファレンス設計
(出所:Arm)
[画像のクリックで拡大表示]