全1827文字
エンベデッドアレーのS1X8H000もセルベースICのS1K8H000も、ユーザーが設計するのは基本的にCMOSで造る論理回路部分。DMOSで造る高耐圧・大電流アナログ回路はエプソンが設計する。DMOS部分の設計期間短縮に向けて、CMOS部分向けと同様にIPコアを用意している。まずは、内製IC製で使った回路をIP化する。過電流検知機能付きDMOSトランジスタや、Hブリッジ回路、LDO、各種安全機能（低電圧検知、過電圧検知、加熱検知など）のIPコアをそろえていく。
ユーザーとエプソンで設計分担
（出所：セイコーエプソン）
[画像のクリックで拡大表示]
DMOS部分を制御する論理はユーザーがCMOSで設計する。ユーザーの制御論理の設計やASIC全体の機能検証に向けて、DMOS部分のIPコアの論理シミュレーション向けモデルやTEG（Test Element Group）を用意する。なお、ユーザーが欲しい仕様のエンベデッドアレーがない場合は、マスターウエハーから開発することも視野に入れている。すなわち、受発注金額によるが、特定ユーザー向けのエンベデッドアレーが開発される。論理部分の変更によって多品種展開を図る場合などには、有効な方法になりうる。
ユーザーの設計フロー
（出所：セイコーエプソン）
[画像のクリックで拡大表示]
