米AMD（Advanced Micro Devices）のPresident and CEOのLisa Su（リサ・スー）氏は、オンライン開催中の「COMPUTEX TAIPEI 2021」（2021年6月30日まで）の2日目（6月1日）午前中の基調講演（タイトルは「AMD Accelerating – The High-Performance Computing Ecosystem」）に登壇し、台湾TSMCと開発してきた3次元チップレット技術の実用化に言及した ニュースリリース 。21年中にSRAMダイ（チップレット）を縦積みした3次元キャッシュ（以下、3D Vキャッシュ）を、ハイエンドプロセッサーICにL3キャッシュとして搭載する。
Su氏は、「AMDはプロセス技術やパッケージング技術で業界をリードしてきた」と述べ、例えば、「TSMCの7nmプロセスで製造するプロセッサーICはすでに30製品以上を発売している」と説明した。TSMCの5nmプロセスで製造するプロセッサーICの開発も予定通りに進んでいて、22年に4製品をリリース予定だとする。プロセス開発で後れを取る競合の米Intel（インテル）との差をアピールした。
さらに今回、同氏はパッケージング技術でも競合よりも先を行くことを訴えた。AMDは複数のダイを平置きして1パッケージに収める2.5次元のMPUで、Intelに先んじた*1。例えば、20年10月に発表したデスクトップPC向けMPUの新製品「Ryzen 5000シリーズ」では、8つのZen3コアと32MバイトのL3キャッシュを集積したダイ（CCD：Core Complex Die）を複数個、1パッケージに収めている*2。3D Vキャッシュを使うことで、L3キャッシュの容量を増加させられる。
*1 関連記事：IntelやAMDの先端MPUの陰にチップレット、歩留まり向上の切り札 *2 関連記事：AMD、Zen 3アーキのデスクトップPC向けMPUを11月5日に発売
