全2056文字

 複数のチップレット(小さなダイ/タイル)を1つのパッケージに収容するMCM(Multi-Chip Module)、いわゆるSoP(System on a Package)のチップレット間通信方式の標準化を目指し、業界10社が新たなコンソーシアムを立ち上げと、2022年3月2日(米国時間)に発表があった ニュースリリース 。設立したのは以下の10社(ABC順)。台湾Advanced Semiconductor Engineering(ASE)、米Advanced Micro Devices(AMD)、英Arm(アーム)、米Google(グーグル)、米Intel(インテル)、米Meta Platforms(メタ プラットフォームズ)、米Microsoft(MS、マイクロソフト)、米Qualcomm(クアルコム)、韓国Samsung Electronics(サムスン電子)、台湾TSMC(台湾積体電路製造)である。

SoP、およびUCIeが標準化するチップレット間通信のイメージ
SoP、およびUCIeが標準化するチップレット間通信のイメージ
(出所:UCIe)
[画像のクリックで拡大表示]

 クラウドサービス企業が使う先端ICを中心に、すべての回路を1つのチップ(ダイ)に集積するSoC(System on a Chip)ではなく、複数のチップレットを1つのパッケージに収めるSoPが普及を始めている。今回のコンソーシアムは、チップレット間インターコネクト規格の標準化によって、オープンなチップレットエコシステムを構築することを狙う。コンソーシアム設立発表と同日に、「Universal Chiplet Interconnect Express(UCIe) 1.0」の仕様が公開になった。UCIe 1.0は、PCI ExpressとCXL(Compute Express Link)をベースにした、ダイ間接続の物理層とプロトコル層、およびソフトウエアスタックをカバーする。Intelによれば、この仕様は同社が開発して寄贈したもので、今回のコンソーシアム設立の全メンバーがそれをUCIe 1.0として承認したという ニュースリリース

 なお、UCIeの仕様は、既存のチップ/チップレットのインターフェース規格(例えば、HBM2メモリー)の置き換えを狙ったものではない。従来独自の物理層とプロトコル層で実装されていたさまざまなインターフェースを標準規格化することで、複数のチップレットを組み合わせたSoPの開発時に設計と検証の手間を削減しようという試みである。