全1813文字
PR

 米Advanced Micro Devices(AMD)は、3次元キャッシュメモリー「3D V-Cache」を搭載した、初のサーバー向けMPU「第3世代AMD EPYCプロセッサーwith AMD 3D V-Cacheテクノロジー」(以下、第3世代EPYC with 3D V-Cache:開発コード名はMilan-X)の出荷を始めたと、2022年3月21日(現地時間)に発表した ニュースリリース 。同社は21年11月にオンライン開催したプライベートイベント「AMD Accelerated Data Center Premiere」において、今回のMPUの概要を明らかにしている*1

*1 関連記事 『NVIDIAの4.9倍の性能、AMDがデータセンター向けGPGPU』の2ページ目
新製品のMPUを掲げるAMDのpresident and CEOのLisa Su氏
新製品のMPUを掲げるAMDのpresident and CEOのLisa Su氏
(出所:AMD Accelerated Data Center Premiereの基調講演ビデオからキャプチャー)
[画像のクリックで拡大表示]

 3D V-Cacheでは、MPUダイのSRAM(L3キャッシュ)領域上にSRAMダイを2枚縦積みして、L3キャッシュの容量を3倍にする。同社はこの3D V-Cacheを搭載する初のデスクトップPC向けMPU「Ryzen 7 5800X3Dプロセッサー」を22年3月15日に発表したばかり*2。今回それに続き、3D V-Cacheを搭載する初のサーバー向けMPUの提供も始めた。

*2 関連記事 AMD、3Dキャッシュ搭載のPC向けMPUを4月に日本で発売
今回発表された4モデルの主な仕様
今回発表された4モデルの主な仕様
(出所:AMD)
[画像のクリックで拡大表示]

 発表された新製品はCPUコア数が異なる4モデルから成る。いずれのモデルも8つのCPUダイ「CCD:Core Complex Die」を1つのパッケージに収めている*3。各CCDには、複数のZen 3コアとL3キャッシュが集積される。3D V-Cacheなしの既存の「第3世代EPYC」(開発コード名:Milan)では各CCDのL3キャッシュの容量は32Mバイトだが、第3世代EPYC with 3D V-CacheではそのL3キャッシュの上に2つの32MバイトSRAMダイが縦積みされており、L3キャッシュ容量は96Mバイトになる。

*3 関連記事 『Intel次期MPUへのAMD対抗策、Hot Chips 33の講演から占う』の2ページ目

 1モデル(すなわち1パッケージ)当たりのL3キャッシュ容量は、3D V-Cacheなしの既存の第3世代EPYCでは256Mバイト(=32Mバイト/CCD×8CCD)、第3世代EPYC with 3D V-Cacheでは768Mバイト(=96Mバイト/CCD×8CCD)である。なお、同社によれば、3D V-Cacheでは、はんだバンプなしでCuピンとCuピンを直接つないで、ダイ間を接合する。接続密度は平置きの2.5次元実装技術に比べて200倍、はんだバンプを使う3次元実装技術に比べて15倍に達するという。