台湾TSMC（台湾積体電路製造）は、米国時間の2022年6月16日に開催したプライベートイベント「2022 North American Technology Symposium」において、2nm世代半導体プロセス「N2」などの概要やスケジュールを発表した ニュースリリース 。N2はFinFETではなくGAA（Gate All Around）トランジスタのプロセスになるとの噂はかねてあったが、今回正式に発表された。N2での生産は2025年に始める予定。
N2は、その前世代のプロセス「N3」と比較して同一消費電力ならば10～15％動作周波数が向上するという。また、同一動作周波数ならば25～30％消費電力が削減可能とされる。N2は、ナノシートを使うGAAトランジスタのプロセスで、モバイル用SoC（System on a Chip）向けをベースラインとし、このほかに高性能版も用意する。また、N2では複数のチップレット（小さなダイ／タイル）を統合することも可能という。
なお、プロセス微細化で競合する韓国Samsung Electronics（サムスン電子）は、2021年10月に同社初のGAAトランジスタプロセス（3nm世代プロセス）での量産を2022年上期に開始すると発表したものの*1、最近は同プロセスでの歩留まりが上がらずに、本格的な量産には時間がかかるという報道が散見される。また、もう1社の競合である米Intel（インテル）は、同社初のGAAトランジスタプロセス「Intel 20A」の生産を2024年上期に、その改良版の「Intel 18A」の生産を2024年下期に開始すると発表している*2。SamsungやIntelは宣言ベースで先行しているものの、本格量産でTSMCが一番乗りになる可能性もある。
関連記事 *1 Samsungが次世代半導体でTSMCやIntelに先行、GAA量産1番乗り *2 『一人負けIntelが狙う4年後2桁成長 PC伸びず、メタバースに張る』の2ぺージ目TSMCは今回のイベントでN2以外のプロセスについても発表している。例えば、N3は2022年下期中に量産開始予定の3nm世代プロセスである。N3は最後のFinFETプロセスで、「FINFLEX」と呼ぶ新しい技術が導入される 公式ブログ 。これは、異なるFinFETベースの回路ブロックを、1つのチップにまとめるための技術。発表によれば、FinFETは3種類で、高性能志向の「3-2 Fin」、低消費電力志向の「2-1 Fin」、それらの中間の「2-2 Fin」である。前世代プロセスの「N5」（2- Fin）比で、N3E（N3の改良版）は最大33％の性能向上（3-2 Finの場合）、あるいは最大36％の面積削減と30％のエネルギー削減（2-1 Finの場合）が図れるという（図1）。
これまで、1つのチップには1種類のFinFETしか使えなかった。FINFLEXならば、回路ブロックごとにFinFETを使い分けることで、各回路ブロックに最適なPPA（Power, Performance, Area）を得られるという（図2）。例えば、CPUコアは3-2 Finを、高い性能が不要な場合は2-1 Finを選んで回路ブロックを構成する。
