全2796文字
PR

 米Cadence Design Systems(ケイデンス・デザイン・システムズ)は、ICやSoC(System on a Chip)の設計・検証全体をAI(人工知能)/機械学習技術で効率化するEDA(Electronic Design Automation)プラットフォーム「Cadence Joint Enterprise Data and AI Platform」(以下、JedAI)を2022年9月13日(現地時間)に発表した 日本語版ニュースリリース 。同時に、JedAIと連係してSoCの論理設計バグの修正支援をAI/機械学習技術で効率化する「Cadence Verisium Artificial Intelligence-Driven Verification Platform」(以下、Verisium)も発表している 日本語版ニュースリリース

 ICやSoC設計においてAI/機械学習技術の応用が進んでいる。設計や検証に使うEDAツールの出力結果の解析や、EDAツールを稼働させる際のパラメーター設定など、これまでは過去の経験やノウハウに基づいてエンジニアが行っていた作業をAI/機械学習技術で効率化するのが狙いである。こうした動きに呼応してEDAベンダーは、AI/機械学習技術を応用したEDAツールの提供を始めている。例えばCadenceは、インプリメンテーション設計(RTL(Register Transfer Level)論理からマスク・レベル・レイアウトまでの設計)をAI/機械学習技術で効率化するための「Cadence Cerebrus Intelligent Chip Explorer」(以下、Cerebrus)を2021年7月22日(現地時間)に 日本語版ニュースリリース 、マルチフィジックス解析(現在は、3次元電磁界解析とSI(Signal Integrity)/PI(Power Integrity)解析)の最適化を行うための「Cadence Optimality Intelligent System Explorer」(以下、Optimality)を2022年6月8日にそれぞれ発表している 日本語版ニュースリリース

 今回発表したJedAIは、CerebrusやOptimality、Verisiumといった特定の作業をAI/機械学習技術で効率化するEDAツールや、特定の作業を担う従来型のEDAツール、外部のデータ管理/解析ツールなどからデータを集めてそれらをAI/機械学習処理することで、ICやSoCの設計・検証全体の効率化を図る(図1)。例えば、EDAツールのライセンス利用を適正化してコストを削減したり、作業フロー全体を最適化して設計品質の向上や開発期間の短縮を狙ったりする(図2)。

図1 「Cadence Joint Enterprise Data and AI Platform」(JedAI)の構成
図1 「Cadence Joint Enterprise Data and AI Platform」(JedAI)の構成
さまざまなデータを集めて機械学習することで、ICやSoCの設計や検証全体を効率化する(出所:Cadence Design Systems)
[画像のクリックで拡大表示]
図2 日々の作業からデータを集めて、EDAシステムを"賢く"していく
図2 日々の作業からデータを集めて、EDAシステムを"賢く"していく
JedAIをベースにしてEDAシステムは、日々改良されるという。Cadenceはこのような進化するEDAを「EDA 2.0」と呼ぶ(出所:Cadence Design Systems)
[画像のクリックで拡大表示]

 JedAIのユーザーとしてルネサス エレクトロニクスの柴谷 聡氏(共通EDA技術開発統括部 デジタル設計技術部 部長)は次のようにコメントしている。「設計ターゲットを満たすためには、さまざまな解析が必要となり、多大な設計リソースを必要とする。JedAIのビッグデータ解析を活用することにより、必要な情報を瞬時に取り出し、ボトルネックとなる問題を早期に解決できるようになった。今後もCadenceとのAIに関する協業を継続的に拡大し、設計・検証の全段階において生産性およびPPA(Power、Performance、Area)を向上させるために広範なデータの有効活用を進めていく」(同氏)。