全854文字
東京大学 生産技術研究所 教授の高宮真氏、助教の畑勝裕氏、東京大学 大学院工学系研究科 電気系工学専攻 修士課程 大学院生の張狄波氏らの研究グループは2023年3月23日、スイッチング損失を大幅に低減可能な新しいゲート駆動ICチップを開発したと発表した（図1）。
図1 試作したチップ
構成要素として（1）出力電流を可変にしたゲート駆動回路、（2）適切なタイミングを決定するためのセンサー回路、（3）電流波形を変化させるための制御回路を1チップに組み込んだ（出所：東京大学）
[画像のクリックで拡大表示]
スイッチング損失の低減は、パワー半導体のゲート駆動の電流波形を自動で制御することで行う。ゲート駆動回路に加えて、センサー回路、制御回路を1つのチップに収めたのは「世界初」（東大）という。従来のゲート駆動ICチップを、開発したICチップと置き換えるだけで、パワー半導体のスイッチング損失を大幅に低下できるとする。
パワー半導体では、ゲート端子への電圧の印加によって、流れる電流のオン/オフを制御する。このゲート端子に急激な電圧変化を与えた場合、エネルギー損失は小さくなるがオーバーシュートによって大電圧や大電流が流れてしまう。これを避けようと、ゆっくりと電圧を変化させるとスイッチング時のエネルギー損失が大きくなる。
このトレードオフの問題を解決するために、オン/オフの際にゲート端子を駆動する電流波形を動的に変化させることが有効であることは先行研究で既に知られていた。ただし、従来はこれを実現するための（1）出力電流を可変にしたゲート駆動回路、（2）適切なタイミングを決定するためのセンサー回路、（3）電流波形を変化させるための制御回路が、市販のICなどを複数組み合わせて実現していたため、大型・高コストの要因となっていた。今回はこれを1チップにしたわけだ。
