全結合でないというD-Waveの課題を払拭することで古典的なシミュレーテッドアニーリング（SA）マシンでも量子アニーリング（QA）マシンに対抗できるということを最初に示したのが富士通の「デジタルアニーラ（DA）」だ。チップとしては8192ビットだが、それらを連携させることで現在は100万ビットの全結合システムも実現した。
D-WaveのQAマシンは、実装上の制約が大きい。不安定な量子ビットを多数集積した場合に量子ビットの寿命が急速に短くなることを防がなくてはならないからだ。一方、古典的な電子回路上で電子スピンの振る舞いを疑似的に再現するSAベースの各種イジングモデルでは、極低温までの冷却の必要も、QAにあるような実装上の制約も少なく、大規模な全結合を高い並列度で実行できるようにする工夫を実現しやすい。実際、その方向での開発競争が急速に進んでいる。
電子回路でスピンの動きを模して作ったSAベースのイジングマシンの1つが、富士通が開発した専用チップ「デジタルアニーラ（DA）」である。同社は「Quantum-inspired Optimization（量子に触発された最適化）」という表現をしばしば使うが、技術的な部分で量子力学の特性を何か取り入れたというわけではない注3）。
富士通はこのDAで、1024ビット（第1世代）、次いで8192ビット（第2世代）に対応するチップを2018年に相次いで開発し、クラウドサービス化した。同社が開発する「富岳」など高性能コンピューターの技術を反映し、パラメーターの階調が64ビットと高いのがDAの最大の特徴といえる。
その後、2020年に第3世代としてソフトウエアベースのソルバーと8192ビットのチップを組み合わせたハイブリッド版DAで最大10万ビットに対応した。
