全2884文字

日立製作所は「CMOSアニーリング」と呼ぶシミュレーテッドアニーリング(SA)の専用プロセッサーを最も早く開発したメーカーだ。ただし、CAはビット間の結合が疎結合で、カナダD-Wave Systemsのマシンと共通の課題を抱えていた。これを解決したのが「モーメンタムアニーリング(MA)」という技術。全結合だけでなく、並列化という点でもそれまでのSAの壁を打ち破った。

 日立製作所は富士通のDAより3年も早い2015年に、「CMOSアニーリング(CA)」と呼ぶSAベースの専用チップを発表したメーカーだ。ただし、実サービス化では富士通に一歩先を越された。

 CAは最近までスピン代わりのビット間の結合性に課題を抱えていた。富士通が少なくとも10万変数までは全結合であるのに対し、日立製作所は、キング(King's)グラフという疎結合のグラフを基としており、それをあえて全結合で使おうとすると、D-Waveと同様、実質的な変数の数が大幅に減ってしまうのである(図9)。

図9 疎結合ASIC版と全結合GPU版の二刀流に
図9 疎結合ASIC版と全結合GPU版の二刀流に
2種類に大別される日立製作所のCAを示した。以前からあるのが、King'sグラフという疎結合グラフを用いたSA。全結合問題には向かないものの、ASICに実装するため、疎結合でもよい問題には高速動作と省電力の強みを発揮する。一方、2019年に発表したモーメンタムアニーリング(MA)は、同じグラフを2つ用意して全結合を実現。GPUで動作する。大きな規模の全結合問題で威力を発揮する。(図:日経クロステック)
[画像のクリックで拡大表示]

 加えて、仮に全結合を実現したとしても課題があった。単純な全結合では完全な並列処理ができないのである。これは富士通のDAも同じで、エネルギーが大きく低下するビットの探索は並列化していたが、ビットの更新自体は逐次処理がベースだ。

“自分自身”と全結合

 2019年になって日立製作所は、多数の変数で全結合を実現できる「モーメンタムアニーリング(MA)」という技術を発表した(図10)。これは、本来のグラフと全く同じ鏡像のような「レプリカ」グラフを平行に並べることで、グラフ単体では結合できないビット同士を結合できるようにする技術である。これで全結合が可能になった。これには、ビットの更新処理を含む全並列化処理が可能になるメリットもある。そして、ビットの更新が終わるとレプリカのビットの情報を本来のグラフにコピーする。

図10 全結合でも高い並列度の処理を実現
図10 全結合でも高い並列度の処理を実現
日立製作所のMAで、全結合と全並列処理を実現できる仕組み。利用するスピンの並びとまったく同じ「レプリカ」を用意し、これとの結合で、全結合状態を作り出す。次に、レプリカのスピンを元のスピンにコピーし、同じことを繰り返す。これで、一般のSAで難しかったスピンの更新の全並列化が可能になった。(図:日経クロステック)
[画像のクリックで拡大表示]

 これはD-Waveなどが余った量子スピンを、全結合用のクローンとして使う技術と発想は近い。ただ、当初からレプリカを用意する分、N個の“スピン”の全結合を実現するのにN2個ではなく、2×N個の実装で済む。結果、10万変数という大規模な全結合モデルの高速動作を実現した。一方で、必要なメモリーの容量はN2に比例する。

 これをソフトウエアの全結合イジングモデルと比較したところ、並列度が高い分、処理ステップ数は5万分の1で済んだとする。ただし、「ソフトウエアベースのイジングモデルに独自の高度なチューニングを施して動作を比較したため、求解時間は1/250にどどまった」(日立製作所 研究開発グループ 計測イノベーションセンタ エッジコンピューティング研究部 部長の山岡雅直氏)という。

 同社はこのMAをGPUに実装して利用する方針である。