全1554文字
PR

 半導体設計の最大イベント「59th Design Automation Conference」(2022年7月10~14日、米国・サンフランシスコ)で、メインの展示会と学会が2022年7月11日(現地時間)に始まった。11日朝の学会では、最初の基調講演者として、米AMD(Advanced Micro Devices)のMark Papermaster氏(Chief Technology Officer and Executive Vice President of Technology and Engineering)が登壇した(図1)。半導体微細化限界が近づく中で、高まる一方のAI(人工知能)/HPC(High Performance Computing)処理のニーズに応えるための技術や取り組みを論じた。

図1 登壇したAMDのMark Papermaster氏
図1 登壇したAMDのMark Papermaster氏
(写真:日経クロステック)
[画像のクリックで拡大表示]

 かつて、AMDのようなMPU(マイクロプロセッサー)メーカーは、先端の微細プロセスを使ってチップを造ることで機能や性能を高めてきた。最近は微細化限界が近づき、MPUの機能や性能を高めることが難しくなっている。Papermaster氏は、この課題を解決するための技術は主に2つあるとした。1つは、ヘテロジニアスコンピューティングである(図2)。すなわち特定の処理が得意な演算器(アクセラレーター)を複数、MPUと組み合わせる。もう1つの技術は、2.5次元/3次元パッケージングである(図3)。近づく微細化限界のため、複数のアクセラレーターとMPUを同じチップ(ダイ)に集積するのは現実的でないからだ。AMDはMPUの大きなダイを複数の小さなダイ(チップレット)に分割して1パッケージに収める手法のパイオニアであり、これをヘテロジニアスコンピューティングにも適用する。

図2 様々な特定処理向けアクセラレーターを組み合わせる
図2 様々な特定処理向けアクセラレーターを組み合わせる
(出所:AMD)
[画像のクリックで拡大表示]
図3 複数のチップレットを1つのパッケージに収める
図3 複数のチップレットを1つのパッケージに収める
(出所:AMD)
[画像のクリックで拡大表示]