全4522文字
デバイスの性能向上と歩留まり向上を確認した
森教授によると、「Naフラックス法とポイントシード法を組み合わせて作成したGaN基板を利用すると、GaNデバイスの特性や歩留まりが向上できることを既に確認している」という。
大阪大学は、パナソニックと共同で、Naフラックス法で作成したバルク基板をベースにして縦型GaN FETを形成し、デバイスのオフ特性から見た歩留まりを調査した（図4）。市販のバルクGaN基板で作成した場合には33％だった歩留まりを、72％と大幅に向上できることを確認した。しかも、これは実験室レベルの成果であるため、まだまだ伸びる余地があるという。
図4 Naフラックス法とポイントシード法を組み合わせて、高品質で大口径のバルクGaN基板を作成可能に
（出所：大阪大学）
[画像のクリックで拡大表示]
さらに、Naフラックス法とポイントシード法の組み合わせで作成した種結晶上に、大阪大学が開発してパナソニックが実用化に向けて取り組んでいる超低抵抗基板の作成が可能な「OVPE（Oxide Vapor Phase Epitaxy）法」によってGaN結晶を成長するという、より高性能な縦型GaN FETの開発も始まった。作成した超低抵抗基板では、10-4Ωcm2台とSiC（10-3Ωcm2台）を超える低抵抗値で、しかも転位密度が104/cm2台と低い1mmを超えるGaNの厚膜が実現できている。SiCベースの縦型MOS FETよりも性能面での潜在能力の高い縦型FETの実現が期待できる基板を手中にした（図5）。既に、従来のバルクGaN基板で作成したデバイスに比べて、オン抵抗を50％削減したダイオード、15％以上削減した縦型FETを実現できることを実証している。
図5 パワー半導体のデバイス性能とウエハー特性の関係
OVPE法によってウエハーの超低抵抗化が実現できる。（出所：大阪大学）
[画像のクリックで拡大表示]
大阪大学では、環境省事業の中で、EVのモーター駆動用インバータの実現を見据えて、超低抵抗・高品質・大口径なバルクGaN基板の開発と、それを活用したデバイス、モジュールの開発を進める計画である（図6）。
図6 超低抵抗・高品質・大口径なバルクGaN基板とそれを活用したデバイス、モジュールの開発計画
（出所：大阪大学）
[画像のクリックで拡大表示]
