ムーア氏も予見、異種チップ集積が半導体進化のど真ん中に

日経クロステック／日経エレクトロニクス

2023.03.30

全4222文字

　「半導体製品のトランジスタ集積率は1年半～2年ごとに2倍になる」とされる「ムーアの法則」を提唱したGordon Moore（ゴードン・ムーア）氏が2023年3月24日（現地時間）、この世を去った（図1）。発表から60年近くたった今も継続されている半導体進歩の経験則は、2010年代ごろから「そろそろ限界だ」との声も聞かれる。そのような中、ムーアの法則の基となった論文でも言及されたある技術が、今後の半導体産業の道筋をつけそうだ。

[画像のクリックで拡大表示]

図1　Gordon Moore氏

（写真：Intel）

　ムーアの法則が発表された "Cramming More Components onto Integrated Circuits"〈Electronics, Vol.38, No.8（Apr. 19, 1965）〉という論文には、ムーア氏が共同創業した米Intel（インテル）や、半導体製造の巨人、台湾積体電路製造（TSMC）、プロセッサーでインテルを猛追する米Advanced Micro Devices（AMD）などが現在血眼になって開発している「異種チップ集積」（ヘテロジニアスインテグレーション）の概念そのものを指しているような下りがある。

　「個別にパッケージ化され相互接続された小さな機能から大規模なシステムを構築する方が、経済的であることが証明されるかもしれない。そうした個別機能を設計し組み合わせて大規模な機能を作るという手法は、迅速に経済的に多様な大規模システムを生み出す可能性がある^注1）」

注1）記者による意訳。原文は、"It may prove to be more economical to build large systems out of smaller functions, which are separately packaged and interconnected. The availability of large functions, combined with functional design and construction, should allow the manufacturer of large systems to design and construct a considerable variety of equipment both rapidly and economically."

微細化はとにかくコストが高い

　大規模な言語処理や画像処理、音声処理の普及によって、処理すべきデータ量が爆発的に増え続け、高性能な半導体、すなわちトランジスタ数への要求はとどまるところを知らない。その一方で、これまでトランジスタ数の増大をけん引してきた微細化での対応も、技術的な難易度が上がり、進化の速度が鈍化してきている。

　コストも課題だ。IEEE（米国電気電子学会）によると、45nmプロセスでつくられた250mm²のダイを基準とすると、16nmプロセスではコスト/mm²が2倍、7nmプロセスでは4倍となり、5nm、3nm以降はさらに悪化するという。これはトランジスタの構造が複雑になり、工程数が多くなるからだ。工程数の増加は、設備の肥大化と、タスクタイムの増大をもたらす。

　市場のニーズに応えるためにトランジスタ数を増やすには、ダイサイズを大きくすることが考えられるが、これは良策ではない。ダイサイズを大きくすると、歩留まりが悪くなるからだ（図2）。ウエハーの欠陥をチップが含んでしまう確率が上がり、不良品が出やすくなる。