3pJ/ビットと高エネルギー効率の乱数発生器
真の乱数発生器については次のように説明した。既存の回路では、エントロピー（乱数）発生源は1つで、かつ重たい乱数抽出器（例えば、AES暗号ベースの抽出器）を使っており、チップ面積や消費電力が大きくなりがちだったという。一方、Mathew氏らの提案した回路では、自己調整回路付きの3つのエントロピー発生源と1つのBIWエクストラクターを組み合わせる。これでコンパクトな回路でも高いランダム性の乱数を発生できるという。
一般的な真の乱数発生器の概要。Intelのスライド
[画像のクリックで拡大表示]
開発した真の乱数発生器の概要。Intelのスライド
[画像のクリックで拡大表示]
提案した真の乱数発生器は、14nm FinFETプロセスで試作した。エントロピー発生源の面積は131μm2、BIWエクストラクターは957μm2。合わせてチップ面積は1088μm2だった。発生した乱数ストリームの最小エントロピーは0.99を上回った。0.75V、1.3GHzで動作させたときに、3pJ/ビットと最もエネルギー効率が高かった。このときのスループットは163Mビット/秒である。真の乱数発生器も動作電圧が広く、300mVと低い電圧での動作を確認した。
14nm FinFETプロセスで試作した真の乱数発生器。Intelのスライド
[画像のクリックで拡大表示]
