全1230文字
PR

 2020年2月17日に米国で開幕した半導体回路技術の国際会議「ISSCC(International Solid-State Circuits Conference) 2020」では、電子機器の心臓部であるプロセッサーの発表に沸いた。中でも大きな注目を集めたのが、実現手段が大きく変わりつつあるメニーコア・プロセッサーである。

 ムーアの法則が減速する中、先端CMOSプロセス技術が製造の難しさや歩留まりの観点で大きな壁に直面している。従来のように、1チップに論理回路を可能な限り集積する手法が限界を迎え、今後は小分けにしたチップ(いわゆるチップレット)を3次元実装技術で接続することでメニーコアを実現する手法がメインストリームとなる方向がこのISSCC 2020でハッキリ見えてきた。

 フランスCEA-LETI-MINATECらは、16コア(4コア×4クラスター)構成のチップレットを6個、アクティブ・インターポーザー(能動回路を形成したインターポーザー)上に並べて配置することで、96コアのメニーコア・プロセッサーを実現した。28nm世代のFD-SOIチップ(チップレット)と3次元実装技術を組み合わせることで、220GOPSの高性能を実現している(論文番号2.3)。

メニーコア・プロセッサーの技術進化
メニーコア・プロセッサーの技術進化
(図:ISSCC)
[画像のクリックで拡大表示]