全3507文字
PR

 米サンフランシスコで開催された「ISSCC(International Solid-State Circuits Conference) 2020」において、メモリー関連では全44件の投稿の中から採択された16件の論文が2月18日から2月19日にかけて「Session 13:Non-Volatile Memories」、「Session 15:SRAM & Computation-In Memory」および「Session 22:DRAM & High-Speed Interfaces」の3つのセッションで発表された。筆頭著者の所属組織で見ると、例年通りアジア(日本、韓国、台湾)からの採択件数が14件と大多数を占めた。それゆえに新型コロナウイルスの感染拡大の影響が心配されたが、発表者が参加できずに予め収録したビデオ発表・Skypeによる質疑応答となったものは1件のみと比較的影響は小さかった。また、聴衆の数も昨年と比べて大きな差はなかった。

ISSCC 2020におけるメモリー3セッションの概要
ISSCC 2020におけるメモリー3セッションの概要
出典:ISSCC 2020東京記者会見
[画像のクリックで拡大表示]

 今回のISSCCではSRAMで初の5nmプロセスルールでの発表があり注目を集めた。DRAMではプロセスルール的には10nmクラスと既発表からの進展はなかったものの、ハイパフォーマンスコンピューティング (HPC)向けとモバイル等の低消費用途向けのそれぞれの最新規格であるHBM2EとLPDDR5で過去最高速の帯域の達成が報告された。不揮発メモリーについてはNANDフラッシュメモリー(以下、NANDフラッシュ)の大容量化には一服感があるものの、メモリー階層の中でメインメモリ (DRAM)とストレージ (SSDやHDD)とのスピードギャップを埋めることを目指した高速NANDフラッシュや、大容量化のためにQLC(4ビット/セル)を採用したことによる性能低下をリカバリーする技術などの発表が行われた。