中国バイドゥ（Baidu、百度）が自動バレーパーキング（Automated Valet Parking：AVP）向けプラットフォームに、Xilinxの車載グレードCPUコア混載FPGA「XA Zynq UltraScale+ MPSoC」を採用した。今回のAVPプラットフォームは、Baiduの自動運転プラットフォーム「Apollo」の一部である（図1、2）。
自動バレーパーキングでは、自動駐車（いわゆる車庫入れや縦列駐車など）に加えて、ドライバーの乗降場所と駐車スペース間の自動運転、空き駐車スペースの自動検索、といった自動処理が必要になる。今回のAVPプラットフォームにおいて、XilinxのFPGAは、センサーフュージョン処理（多数のセンサーデータの取りまとめ）や人工知能（AI）処理（学習済みニューラルネットワークを使った推論）を担う。
概念検証版のAVPプラットフォームでは、こうした処理はGPUで行っていた。今回、GPUからFPGAに置き換えることで、AVPプラットフォームの量産化が可能になったとする。
XilinxのFPGAを搭載するAVPプラットフォームは、−40〜＋85度の環境で5個のカメラと12個の超音波レーダーからのデータを取りまとめることが可能だという。また、Baiduのニューラルネットワークの学習用フレームワーク「PaddlePaddle」に対応する。
BaiduのWang Yunpeng氏（senior director of Automatic Driving Technology Department）は、「Xilinxとの緊密な連携によって、自動車メーカーや1次部品メーカーに適応性のある演算プラットフォームを提供できるようになった。また、Xilinxの技術はAVP向けプラットフォームの中核であり、かつ量産可能な性能を提供できる唯一のソリューションである」と述べる。
この記事は有料会員限定です
「日経Automotive」定期購読者もログインしてお読みいただけます。
日経クロステックからのお薦め
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
