NTTは光だけで任意の論理演算ができる素子「Ψ（プサイ）ゲート」を開発した。2つの信号光に加え、素子の機能を決めるバイアス光の計3つの入力を持ち、出力は1つであることが名前の由来である。現在電気のCMOS回路で激しい競争になっている深層学習用回路を大幅に高速化かつ低消費電力にできる可能性がある。
光速の1/3の速さで動作
Ψゲートの特徴は大きく3つある。（1）電気のCMOS回路による論理ゲートに比べて遅延が約1/300と非常に短いこと、（2）1つの素子で任意の論理演算（ブール代数）が実行できること、（3）さまざまな波長で同時に演算ができること、の3つである。
（1）についてCMOS論理ゲートでは、回路が動作するのにその容量に電流が満ちる充電時間が必要で、少なくとも約10ピコ（p）秒かかる。一方、Ψゲートでは30フェムト（f）秒で済む。真空中の光速の1/3というスピードだ。このためNTTは、8～9年前から動作周波数が頭打ちになったCMOS技術に対して、この光論理ゲートによる演算回路が特定の演算処理では超高速化の実現手段になるとみる。具体的には、パターンマッチングや深層学習に用いる積和演算向けアクセラレーターという使い方だ。
光の導波路技術は他にも幾つかあるが、その中でもΨゲートは低遅延かつ低損失だ（図1）。これまでこの2つの両立は容易ではなかった。
1素子で何役もできる
（2）の1つの素子で任意の論理演算（ブール代数）の実行はバイアス光の強さや信号光に対する位相を制御することで実現する（図1（b））。例えば、弱いバイアス光を入力するとAND（論理積）ゲート、中間的な強さのバイアス光だとXNOR（排他的論理和の否定）ゲート、強いバイアス光を入力するとNOR（論理和の否定）ゲートになるといった具合である。
この動作の仕組みを少し詳しく説明する（図2）。バイアス光なしの場合、Ψゲートまたは2入力の「Yゲート」は3階調のANDゲートにしかならない。しかも「0」に対する「1」の信号強度比（コントラスト）は1対4と低い注1）。
