全3031文字
PR

一石二鳥の新手法

 ソニーは今回これらの方法は採用せず、カウンター回路のビット数を抑えつつ、広いDRと高速な撮影、そして消費電力を抑制できる回路技術を開発した。動作モードの切り替えもなく、SNR dipも生じない。

 具体的には、カウンター回路のビット数を9にとどめた。ただし、9ビットなので512個を超える光子をカウントすると飽和する。そこでいったんカウンターの動作を止めて、これまでカウントした光子を基に、実際の光子数を外挿(算出して推定)するようにした。なお、飽和しなければ、カウンター回路は動作し続ける。

 飽和したら、カウント開始から飽和するまでの時間を「Time Code(TC)」としてラッチ(記録)する。次にTCを利用して、実際の光子数を算出して推定。TCの値は14ビットで、記録はリプルカウンターを構成するフリップフロップ(FF)回路で行う。すなわち、カウンターとラッチを兼用する。これによりカウンター用とラッチ用の回路をそれぞれ用意する場合に比べて、回路規模を抑えた。なお、リプルカウンター1ビット分はFF回路2つで構成する。9ビットでFF回路は18個になる。このうち14個を利用して、14ビットのTCを記録する。

 上述した一連のカウント処理を、1回の露光(フレーム)時間を20に分割したサブフレームごとに行い、光子をカウントする(図3)。20サブフレーム分の光子数を合計し、これを1フレーム分の光子数とみなす。

図3 光子をカウントする今回の手法
図3 光子をカウントする今回の手法
20サブフレーム分の光子数を合計し、これを1フレーム分の光子数とみなす。光子数がオーバーフローした場合には、オーバーフローするまでの時間で光子数を推定する。(出所:ISSCCとソニー)
[画像のクリックで拡大表示]

 サブフレームを分割したのは、飽和後の外挿で生じる誤差を抑制するためである。飽和後、急激に明るくなると、外挿した光子数と実際の光子数の誤差が大きくなる。この誤差を抑制するために、サブフレームごとにカウントする方法を採った。サブフレーム数を20としたのは、グローバルシャッターで撮影した際に、画像に生じる動体のブレを抑制するためである。

 こうしたサブフレームに分割する手法を採れるのは、SPADのリードノイズがないという特性による。複数回読み出しても、リードノイズは増加しないという。

 リプルカウンターを9ビットにしたのは、SNRを40dB以上にするためだ。カウントする光子数が多いほど大きくなる「ショット雑音」を抑制するために、1回の露光時間でカウントする光子の上限を約1万個に設定。この値を20のサブフレームで割ると、1サブフレーム当たり約500個になる。そこで、カウンターのビット数を9にした。

 飽和するとリプルカウンターの動作とSPADの動作を止める。これにより、100万個の光子をカウントする場合に比べて、消費電力を約1/100にできるという。

多画素化も可能

 今回試作したSPADセンサーは裏面照射型で、SPADを2次元アレー状に配置した画素部が上側に、読み出し回路などの回路部が下側にある(図4)。上側の画素部と下側の回路部の接合には「Cu-Cu(カッパー・カッパー)接続」を用いた。SPADのアレー数は垂直528個×水平320個で、画素ピッチは6.12µmである。垂直2個×水平2個を1画素としており、264×160画素の画像を撮影できる。

図4 裏面照射型を採用
図4 裏面照射型を採用
上側の画素部と下側の回路部を「Cu-Cu(カッパー・カッパー)接続」で接合している。(出所:ISSCCとソニー)
[画像のクリックで拡大表示]

 今回の成果は原理確認という位置付けで、画素数は少ない。技術的に、多画素化は可能とみており、現在の産業用イメージセンサーと同水準まで画素を増やしていきたいとする。ただし、多画素化するほどフレーム速度の高速化が難しくなる。それでも、SPADはデジタル読み出しのために速度向上が容易なため、多画素になった場合でも、同程度のフレームレートが可能で、かつ広いDRと低いノイズを達成できるとみている。

 加えて、多画素化する場合、画角サイズの制約から画素サイズを縮小する必要が出てくる。その点が、今後の開発課題だとしている。