全7642文字
PR

 産業技術総合研究所・岡本光央氏の研究グループ 
究極のSiCパワーICを製作
スイッチとゲート駆動を集積

試作したモノリシックSiCパワーICのチップ写真。チップ面積は3.4mm×5.9mm。(図:岡本氏)
試作したモノリシックSiCパワーICのチップ写真。チップ面積は3.4mm×5.9mm。(図:岡本氏)
[画像のクリックで拡大表示]

 太陽光発電用パワーコンディショナーやエアコン、電気自動車(EV)などで採用が進んでいるSiCパワーMOSFET。順調に普及しているようだが、実は「実用化当初に期待されたほど市場に浸透していない」と指摘する業界関係者が少なくない。大きな理由としては、価格が高いことと、Si IGBTの性能改善が急速に進んだことが挙げられる。

 理由はそれだけではない。SiCパワーMOSFETのゲート駆動が難しいことも理由の1つだ。現在入手できるSiCパワーMOSFETはディスクリート素子。このため、電源回路で使うにはSiゲート駆動ICを外付けして、両者を配線で接続する必要がある。配線で結べば、寄生インダクタンスが発生する。わずか10mmの配線でも寄生インダクタンスは約10nHにもなる。つまり配線を工夫して短くしても、寄生インダクタンスの影響は避けられない。その結果、ゲート信号の品質が劣化し、SiCパワーMOSFETの最大の魅力である高速なスイッチング特性が得られなくなる。

 もちろん、SiCパワーMOSFETとSiゲート駆動ICのベアチップを入手してモジュール化すれば配線は短くできる。寄生インダクタンスの影響をかなり減らせる。しかし、近づけすぎると別の問題に遭遇する。動作温度の問題だ。SiCパワーMOSFETは高温でも動作するが、Siゲート駆動ICは動かない。従って、両者の間隔はある程度確保する必要がある。つまりモジュール化ではゲート駆動が難しいという問題は根本解決できない。現状のままでは、SiCパワーMOSFETの普及スピードが鈍ってしまう危険性がある。早急な解決が求められるところだ。

高性能なpMOS素子を作成

 ゲート駆動問題を根本解決する方法は、技術者であれば多くの人が知っている。それはモノリシック化である。SiCパワーMOSFETとゲート駆動回路を集積すれば、両者を限りなく近づけられるため、寄生インダクタンスを最小化できる。動作温度については、両者ともSiC素子であるため問題もない。従って、SiCの魅力を最大限に引き出せる。

 しかし従来は、ゲート駆動回路の集積に不可欠なSiC CMOS素子が作れなかった。なぜならば、高性能なSiC pMOS素子を作成できなかったからだ。この課題を業界に先駆けて解決したのが産業技術総合研究所 先進パワーエレクトロニクス研究センターの岡本光央氏らのグループである。今回、新しい製造プロセスを開発することで課題を解決した。

 図1は、同グループが開発したモノリシックSiCパワーICの断面図である1)。産総研の別グループが開発したSiCパワーMOSFET「IE-UMOSFET」の隣にSiC CMOS素子を作り込んだ。

図1 モノリシックSiCパワーICの断面図
図1 モノリシックSiCパワーICの断面図
SiCパワーMOSFET「IE-UMOSFET」の隣にSiC CMOS素子を作成した。(図:岡本氏)
[画像のクリックで拡大表示]

 新しいプロセスのポイントは、埋め込みpベース層の上に位置するpベース層の作成方法にある。今回はイオン注入法ではなく、エピタキシャル成長法を選択した。「エピタキシャル成長法を使えば高い結晶品質が得られる。これがSiC pMOS素子の性能向上に大きく貢献した」(同氏)。その後、素子全体の周囲に終端構造を作り込んで約1.5kVの耐圧を確保した後、pベース層内部にnウェル層を作る。この工程にはイオン注入法を採用した。「窒素(N)を使ったイオン注入のため結晶構造はあまり崩れない。このため表面に残った薄いp層は熱処理で結晶性を回復できる」(同氏)。この薄いp層を「埋め込みチャネル(EBC)」と呼ぶ。「EBCを使ったSiC CMOS素子の試作は業界初」(同氏)という。

 その後、p領域やn領域、電極などを作り込めばモノリシックSiCパワーICが完成する。4インチのSiC基板に作り込んだ。「IE-UMOSFETの製造プロセスを変更することなく、SiC CMOS素子を集積できる」(同氏)。