全7642文字
SiCらしい高速動作を実現
作成したSiC nMOS素子とSiC pMOS素子は、ゲート電圧0Vを挟んでプラス側とマイナス側がほぼ相似形のスイッチング特性が得られた（図2）。このためスイッチング制御が容易になる。スイッチング電圧はゲート電圧（VDD）の約半分の10V程度である。ゲート駆動回路の最大駆動電流はソース時に1A、シンク時に2.7A。SiC CMOS素子を1024個並列に接続することで駆動電流を稼いだ。スイッチング特性は、ドレイン電圧が600V、ドレイン電流が10Aの条件で測定したところ、立ち上がり時間は24ns、降下時間は28nsが得られた（図3）。「SiCパワーMOSFETらしい高速なスイッチング特性を実現できた」（同氏）という。
図2 伝達特性
SiC pMOS素子とSiC nMOS素子の伝達特性である。埋め込みチャネル（EBC）を採用することで、SiC pMOS素子のゲートしきい値電圧が低下。その結果、SiC nMOS素子とSiC pMOS素子のスイッチング特性のバランスを確保できた。チャネル長は100µm、チャネル幅は150µm、ドレイン電圧は0.1Vである。（図：岡本氏）
[画像のクリックで拡大表示]
図3 スイッチング特性
立ち上がり時間は24ns、降下時間は28nsである。今後は両方とも10ns以下を目指す考えだ。（図：岡本氏）
[画像のクリックで拡大表示]
今後同氏は、SiC CMOS素子のさらなる高性能化に取り組む。「まずはチップ面積の縮小や、出力電流の増大、スイッチング特性のさらなる改善に着手する。将来的にはセンサーや保護回路を集積したSiCスマートパワーICの開発にも取り組みたい」（同氏）。
参考文献
1）Okamoto M., Yao A., Sato H., Harada S., "First Demonstration of a Monolithic SiC Power IC Integrated a Vertical MOSFET with a CMOS Gate Buffer," The 33rd International Symposium on Power Semiconductor Devices and ICs（ISPSD）, pp.71-74, May 2021.
1）Okamoto M., Yao A., Sato H., Harada S., "First Demonstration of a Monolithic SiC Power IC Integrated a Vertical MOSFET with a CMOS Gate Buffer," The 33rd International Symposium on Power Semiconductor Devices and ICs（ISPSD）, pp.71-74, May 2021.
