PR
4/1朝まで
どなたでも有料記事が読み放題「無料開放デー」開催中!

 米MIPS社は、Warrior I-ClassのCPUコアの新製品「MIPS I7200」を発表した(ニュースリリース)。コンパクトなコードサイズと高い処理性能の両立を狙った「nanoMIPS ISA(命令セット)」を実装した初めてのCPUコアである。5G/Advanced LTE Proスマホ用SoCなどに向ける。

MIPS I7200の構成。MIPSの図
MIPS I7200の構成。MIPSの図
[画像のクリックで拡大表示]

 MIPS I7200は2命令同時発行のスーパースケーラー設計で、パイプラインは9段。最大9本の軽量Thread Context(TC)を同時実行可能である。この際OSからは、3つの仮想プロセッサーコア(VPE:Virtual Processor Element)が見える仕組みとなっている。TCの優先度制御と切り替えを0サイクルで実行可能である。

 メモリー管理は、Linuxや仮想メモリーOS向けにTLB(Translation Lookaside Buffer)ベースのフルMMU(Memory Management Unit)を用意する。一方、RTOSやベアメタル向けに、最大32個のMPU(Memory Protection Unit)を使うダイレクト・メモリー・アクセスも可能である。また、L1キャッシュとは別に最大1Mバイトのスクラッチパッド(SPRAM)をコアごとに搭載することができる。